計算機組成原理第6-10章

1、第6章 中央處理器 計算機的工作過程： 加電產(chǎn)生RESET信號執(zhí)行程序停機停電 6.1 計算機的硬件系統(tǒng) 1. Intel 80386微機系統(tǒng) 2. Intel 80386結(jié)構(gòu)及外部連線(見圖6.2)6.2 控制器的組成6.2.1 控制器主要功能1、取指令：根據(jù)程序入口地址取出第一條指令2、分析指令： 確定指令的操作 產(chǎn)生相應的操作 形成操作數(shù)的地址3、執(zhí)行指令：根據(jù)操作命令和操作數(shù)地址形成操作控制信號序列4、控制程序和數(shù)據(jù)的輸入和結(jié)果輸出5、對異常情況和某些請求進行處理 陷阱 中斷請求 DMA請求6.2.2 控制器的組成1. 程序計數(shù)器PC 存當前正在執(zhí)行的指令的地址存即將執(zhí)行的下一條指令的

2、地址，存下一條預取指令的地址2. 指令寄存器IR對操作碼進行分析, 產(chǎn)生相應控制信號3.指令譯碼器ID4. 脈沖源及啟停線路脈沖源：時鐘信號, reset信號啟停控制線路：開啟、封鎖機器工作時鐘5. 時序控制信號形成部件產(chǎn)生節(jié)拍序列脈沖信號程序狀態(tài)字（PSW）：狀態(tài)寄存器，標志位, 控制位6.2.3 指令的執(zhí)行過程1. 組成控制器的基本電路時序邏輯：具有記憶功能的電路，見圖。組合邏輯：不具有記憶功能的電路，見圖。2. 指令執(zhí)行過程舉例 (1) 加法指令的執(zhí)行過程 設(shè)加法指令ADD AX，SI+5 格式如下所示： 運算器框圖如下所示： 程序狀態(tài)字PSW（標志寄存器FR的內(nèi)容）： N Z V C進

3、位、借位結(jié)果溢出結(jié)果為0結(jié)果為負加法指令的操作時序圖如下所示：工作周期加法指令執(zhí)行過程（指令流程）如下：讀存儲器，取指令，送入IR；修改程序計數(shù)器PC?？刂菩盘枺篜C AB, W/R=0, M/IO=1, DB IR, PC+1。計算數(shù)據(jù)地址，并送AR?？刂菩盘枺?rs1GR, (rs1) ALU, disp ALU, “+”, ALU AR。 到存儲器取加數(shù)。控制信號： ARAB, W/R=0, M/IO=1, DB DR。 進行加法運算。結(jié)果送目的寄存器，并根據(jù)運算結(jié)果置狀態(tài)位?？刂菩盘枺?rsGR, (rs) ALU, DR ALU, “+”, rdGR, ALU rd, 置狀態(tài)位N,Z

4、,V,C。 (2) 條件轉(zhuǎn)移指令的執(zhí)行過程6.3 微程序控制計算機的基本工作原理微程序控制的基本概念 組合邏輯電路一經(jīng)實現(xiàn)，不能變動其邏輯關(guān)系，必要時，必須改變其連線或重新設(shè)計。 微程序控制方法：把指令執(zhí)行所需要的所有控制信號存放在控 制存儲器中，需要時從這個存儲器中讀取，存儲邏輯可以修改ROM存放的數(shù)據(jù),從而修改邏輯功能,速度略慢,有一個尋址和讀數(shù)據(jù)的過程. 微程序控制的特點：靈活性好，速度慢。1.微命令與微操作 微命令:構(gòu)成控制信號序列的最小單位（一個控制信號）。 微操作：控制器中執(zhí)行部件接受微指令后所進行的操作（例如，加法有四個微操作。）。2.微指令和微程序 微指令:在機器的一個節(jié)拍中,

5、一組實現(xiàn)一定微操作功能的微命令,或者說,控制存儲器中每個單元存放的微命令信息組成一條微指令（一字）. 微程序:由微指令組成的序列稱為微程序,一個微程序的功能對應一條機器指令的功能. 3.機器指令與微指令 機器指令指提供給使用者編程的基本單位,每一條指令可以完成一個獨立的算術(shù)運算或邏輯運算操作。 一條機器指令對應一組微指令組成的微程序?？梢?一條機器指令對應多條微指令,而一條微指令可為多個機器指令服務。4.控制存儲器CM(Control Memory) 用于存放全部指令的所有微程序,采用只讀存儲器結(jié)構(gòu)(固化)?？刂拼鎯ζ鞯淖珠L等于微指令的長度,其總?cè)萘繘Q定于所有微程序的總長度。5.微指令周期 從

6、控制存儲器中讀取一條微指令并執(zhí)行這條微指令所需的時間,通常一個微指令周期與一個CPU周期（機器周期）的時間相等。微指令中的微命令可以用節(jié)拍脈沖（一個CPU周期包含若干個節(jié)拍脈沖）來同步定時。6.3.2 實現(xiàn)微程序控制的基本原理 設(shè)ALU可以進行加（+）、減（-）、與（）、或（ ） 四種運算。需要23個 控制信號。如表所示。 控制器與運算器合并后的結(jié)構(gòu)圖如圖所示。120 以執(zhí)行一條加法指令為例說明工作過程。 （1）取指微指令 讀存儲器，取指令，送入IR；修改程序計數(shù)器PC?？刂菩盘枺篜C AB（1）, W/R=0（23）, M/IO=1（22）, DB IR（5）, PC+1（3）， ADS（2

7、1）。(2)計算數(shù)據(jù)地址，并送AR微指令控制信號： rs1GR（8）, (rs1) ALU（10）, disp ALU（4）, “+”（13）, ALU AR（19）。本條微指令控制字段如下：（3）到存儲器取加數(shù)微指令控制信號： ARAB（20）, W/R=0（23）, M/IO=1（22）, DB DR（6）， ADS（21）。本條微指令的控制字段如下： （4） 進行加法運算。結(jié)果送目的寄存器，并根據(jù)運算結(jié)果置狀態(tài)位微指令控制信號： rsGR（9）, (rs) ALU（11）, DR ALU（12）, “+”（13）, ALU GR（17）, 置狀態(tài)位N,Z,V,C。 本條微指令的控制字段如

8、下： 微指令的格式： 控制字段+下址 控制字段位數(shù)取決于要求的控制信號個數(shù)（本例23bit）。 下址字段位數(shù)取決于微指令的條數(shù)（控制字個數(shù),本例4K個字，12bit）加法指令的微程序： 一條加法指令由四條微指令組成。微程序流程圖： 2 微程序控制器微程序控制器的基本結(jié)構(gòu)如圖所示。一、基本組成1、控制存儲器CM用來存放微程序。2、微指令寄存器IR用來存放從控制存儲器中取得的微指令。3、微地址形成部件AG用來產(chǎn)生機器指令的首條微指令地址和后續(xù)地址。4、微地址寄存器AR接收微地址形成部件送來的微地址。3 時序信號及工作脈沖的形成4 電路配合中的常見問題6.4 微程序設(shè)計技術(shù) 微程序設(shè)計考慮的問題：(

9、1) 如何縮短微指令字長；(2) 如何減少微程序長度；(3) 如何提高微程序的執(zhí)行速度。6.4.1 微程序設(shè)計技術(shù) 微指令的編碼：編碼的實質(zhì)是在微指令中如何組織微操作的問題 構(gòu)成：1、直接控制編碼法（不譯法） n位控制字段中的每一位表示一個微命令缺點:控制字段長, 如三, 四百位； 控制存儲器容量大。mIR順序控制字段直接表示法操作控制字段 2、字段直接編碼法(1) 把互斥的微命令編為一組；(2) 對微命令進行編碼, 留出一個代碼(全0)表示本段不發(fā)微命令；(3) 增設(shè)微命令譯碼器。 X個微命令僅需要 m = log2X 位的控制字段。組1組2組n(m位)(X個) 3、字段間接編碼法 一個字段

10、的某些微命令由另一個字段的某些微命令來解釋。 如: 字段A受字段B的控制。 微指令地址的形成 1、初始微地址的形成 每條機器指令對應一段微程序，當執(zhí)行公用的取指微程序從主存中取出機器指令后，由機器指令的操作碼指出微程序的首地址。這是一種多分支情況，通常有以下幾種方式： （1）操作碼的位數(shù)與位置固定，這時可直接使操作碼與微地址碼的部分位相對應。 例如，若微入口地址= 00OC，則控制存儲器第0頁的一些單元被安排為各個微程序入口，再通過無條件微轉(zhuǎn)移指令使這些單元與相應的后續(xù)微指令相連接。 （2）當每類指令的操作碼位數(shù)與位置固定，而各類指令之間的操作碼位數(shù)與位置不固定時，可采用分級轉(zhuǎn)移的方法。先按指

11、令類型轉(zhuǎn)移到某條微指令，區(qū)分出是哪一大類，然后進一步按機器指令操作碼轉(zhuǎn)移，區(qū)分出是哪一種具體的機器指令。 （3）當操作碼的位數(shù)與位置都不固定時，通常的方法是采用PLA可編程邏輯陣列實現(xiàn)。 2、后繼微指令地址的形成 得到微程序入口以后，就開始執(zhí)行微程序，后繼微地址的形成方法對微程序編制的靈活性影響很大。通常采用兩種方法形成后繼微地址： (1)以增量（順序型）方式微地址圖6.23 計數(shù)器方式（順序型）微地址原理圖 (2)增量與下址結(jié)合（順序-轉(zhuǎn)移型）微地址 微程序按地址遞增順序一條一條地執(zhí)行微指令，遇到轉(zhuǎn)移時，由微指令給出轉(zhuǎn)移微地址，使微程序按新的順序執(zhí)行。微指令格式： 轉(zhuǎn)移地址字段BAF：用于給

12、出后繼轉(zhuǎn)移微地址； 轉(zhuǎn)移控制字段BCF：用于規(guī)定后繼微地址是順序執(zhí)行還是按BAF字段的轉(zhuǎn)移地址執(zhí)行。順序-轉(zhuǎn)移型微地址特點優(yōu)點：微指令中順序控制字段較短， 微程序便于順序執(zhí)行， 便于編寫微程序循環(huán)和微子程序， 后繼微地址產(chǎn)生機構(gòu)比較簡單。缺點： 不利于解決兩路以上的并行微程序轉(zhuǎn)移。 因為微程序或者順序執(zhí)行，或者按BAF轉(zhuǎn)移微地址來執(zhí)行，若進行四路轉(zhuǎn)移，順序控制字段應有三個BAF字段，增加微指令的長度 、微程序在CM中的物理分配不方便。 原因是：既要滿足微地址遞增順序規(guī)律，又要靈活的轉(zhuǎn)向各種微程序與微子程序入口的要求。 (3) 斷定型微地址 所謂斷定型微地址是指后繼微地址可由微程序設(shè)計者指定，或

13、者根據(jù)微指令所規(guī)定的測試結(jié)果直接決定后繼微地址全部或部分地址值。微指令格式： HF：表示非測試地址，可由設(shè)計者直接指定，占高位部分 TCF：表示測試地址，由測試結(jié)果指定，占低位部分斷定型微地址形成原理示意圖斷定型微地址特點優(yōu)點：以較短的順序控制字段配合實現(xiàn)多路并行轉(zhuǎn)移； 提高微程序的執(zhí)行速度； 微程序在CM中物理分配很方便； 微程序設(shè)計靈活。缺點：形成后繼微地址結(jié)構(gòu)比較復雜。 綜合上述，后繼微地址的形成是設(shè)計微程序控制的關(guān)鍵問題之一。確定后繼微指令地址有以下幾種情況： (A)順序執(zhí)行時，后繼微地址可以由現(xiàn)行微指令字的下地址字段或微程序計數(shù)器PC直接確定。 (B)無條件轉(zhuǎn)向的后繼微地址，可以由現(xiàn)

14、行微指令字的下地址字段確定。 (C)有條件轉(zhuǎn)向的后繼微地址由現(xiàn)行機器指令操作碼，現(xiàn)行微指令執(zhí)行時產(chǎn)生狀態(tài)特征或條件碼的判別結(jié)果決定。3. 以AM2900系列芯片構(gòu)成的CPU 6.4.3 微指令格式1. 水平型微指令并行性。 微指令中的微操作有高度并行性，靈活性強；執(zhí)行指令的時間較短；微指令字比較長，但微程序比較短；硬件密切相關(guān)，微程序設(shè)計比較困難。微指令編碼簡單2 垂直型微指令有微操作碼、部件號。 微指令中的并行微操作能力有限，每條微指令只表示一個微操作；需要對微操作碼和部件號譯碼；微指令字短，微程序長。微指令編碼比較復雜?？梢杂弥浄硎?，例: MOV MDR MAR6.4.4 微程序控制存

15、儲器和動態(tài)微程序設(shè)計1. 微程序控制存儲器 ROM與RAM相結(jié)合的設(shè)計思想。 固定部分存儲在 ROM 中； 擴充部分存儲在 RAM 中。 2. 動態(tài)微程序設(shè)計 可以根據(jù)用戶需求改變微程序。 多套微程序?qū)崿F(xiàn)多種系列機。3. 控制存儲器的操作4. 毫微程序設(shè)計的基本概念5. 程序設(shè)計語言6.5 硬布線設(shè)計的計算機6.5.1 時序與節(jié)拍時序與節(jié)拍系統(tǒng)的組成如圖所示: 脈沖源:由石英晶體震蕩器及“與非門”組合的震蕩電路組成。 脈沖發(fā)生器:通常是一個環(huán)行脈沖發(fā)生器,采用循環(huán)移位寄存器的形式,產(chǎn)生一組有序的、間隔相等或不等的脈沖序列。 節(jié)拍發(fā)生器:按先后順序,循環(huán)地發(fā)出若干時鐘周期信號,最后通過譯碼電路,

16、產(chǎn)生最后所需的節(jié)拍脈沖,通常由計數(shù)譯碼器電路組成。 周期狀態(tài)觸發(fā)器:產(chǎn)生電路與節(jié)拍發(fā)生器產(chǎn)生電路類似.表示CPU當前處于指令周期的哪個機器周期。 啟停控制邏輯:控制時鐘系統(tǒng),只有當啟動機器運行時,才允許發(fā)出所需的時鐘脈沖,而且,由于機器的啟停是隨機的,必須考慮發(fā)出的脈沖是完整的. 1. 時序系統(tǒng)的產(chǎn)生 多級時序的概念 (1)指令周期 在時序系統(tǒng)中通常不為指令周期設(shè)置時間標志信號,因而也不將其作為時序的一級。 (2)機器周期 設(shè)置一組周期狀態(tài)觸發(fā)器,以標志不同的機器周期.任一時刻只允許其中的一個觸發(fā)器為1,表明CPU當前處在哪個機器周期。 (3)時鐘周期: 一個時鐘周期內(nèi)完成一步基本操作。 (4

17、)時鐘脈沖信號 作為時序系統(tǒng)的基本定時信號。 通常硬布線邏輯使用三級時序系統(tǒng)。 微程序控制邏輯使用兩級時序系統(tǒng) 三級時序系統(tǒng) 指令周期：取出一條指令并執(zhí)行該指令的時間； 機器周期：CPU同主存或外設(shè)進行一次信息交換所需的時間總線周期、CPU周期； 時鐘周期：CPU執(zhí)行一個微操作的最小時間單位節(jié)拍周期、T周期； 三者關(guān)系：一個指令周期包含若干個CPU周期，一個CPU周期的功能由多個時鐘周期來完成。一個指令周期（包含3個機器周期）機器周期M1機器周期M2機器周期M3時鐘周期T1時鐘周期T2時鐘周期T3時鐘脈沖CLK三級時序信號間的關(guān)系（為1時有效）T1-T4為四個輸出節(jié)拍脈沖,其譯碼邏輯表達式為:

18、T1=C1*C2 T2=C2*C3 T3=C3 T4=C1時序產(chǎn)生器的主要邏輯電路12345678910CPU周期CPU周期T1T2T3T4C4C1C2C3 根據(jù)表列寫析取范式； 化簡； 畫出邏輯電路圖（圖） 6.5.2 操作控制信號的產(chǎn)生 產(chǎn)生操作控制信號的邏輯框圖如圖所示。 1. 操作碼譯碼器ID 操作碼譯碼器ID完成指令譯碼功能。 操作碼譯碼器ID輸入端來自指令寄存器IR的高x位，輸出端2x位,每位代表一條指令。為“1”的位代表當前指令。高x位(x=7)2x位,每位代表一條指令。2. 操作控制信號的產(chǎn)生 操作控制信號有組合邏輯（硬聯(lián)邏輯）電路產(chǎn)生。 組合邏輯（硬聯(lián)邏輯）電路的輸入端來自指

19、令譯碼器ID和時序邏輯（機器周期信號）發(fā)生器。 組合邏輯（硬聯(lián)邏輯）電路的輸出端是按照機器周期的順序發(fā)出的成批操作控制信號。例如加法指令：cy1:取指cy2:計算“加數(shù)地址”cy3:取“加數(shù)”cy4:加、存“和”根據(jù)圖中各操作信號出現(xiàn)的時刻，可以列出其邏輯表達式： 見P-202頁式（）式（） 根據(jù)式（）式（）邏輯表達式,經(jīng)過化簡后得到圖的控制信號生成電路。 設(shè)計過程的四個重要結(jié)論： (1)取指周期所產(chǎn)生的信號與指令無關(guān)。 (2)同一個控制信號在若干條指令的某些周期都需要，為此必須把它們組合（邏輯“或”）起來。 (3)同種類型的指令所需要的控制信號大部分相同，不同類型的指令卻差別很大。 (4)在

20、確定操作碼時，為便于邏輯式化簡，需要認真分析、優(yōu)化。（見表）6.5.3 控制器的組成控制器的框圖如圖所示。程序計數(shù)器和中斷控制邏輯譯碼器硬布線邏輯的實現(xiàn)途徑操作碼 地址碼譯碼器硬布線邏輯(組合邏輯)PC周期狀態(tài)觸發(fā)器節(jié)拍發(fā)生器時鐘源結(jié)果反饋信息M1M2M3T1T4PIR中斷控制邏輯轉(zhuǎn)移地址+1RESET中斷信號微操作控制命令組合邏輯控制器總框圖6.5.4 硬布線控制邏輯設(shè)計 1、設(shè)計指令的操作碼，確定指令長度是固定的還是可變長的。 確定機器周期、節(jié)拍與主頻，確定機器周期是固定的還是可變長的。 2、選擇合適的控制方式和控制時序。 3、根據(jù)CPU的結(jié)構(gòu)圖，寫出每條指令的操作流程圖并分解成微操作序列

21、.確定每一條指令所需的機器周期以及每一周期所完成的操作。 4、對微操作流程圖安排時序,排出微操作時間表. 5、根據(jù)操作時間表寫出微操作的表達式,即： 微操作=周期*節(jié)拍*脈沖*指令碼*其它條件 6、根據(jù)微操作的表達式,綜合所有指令的每一個操作命令，寫出邏輯表達式，并進行化簡。 指令周期的確定固定時鐘信號環(huán)形脈沖發(fā)生器： 指令執(zhí)行的時鐘數(shù)固定?？勺冮L度時鐘信號環(huán)形脈沖發(fā)生器： 指令執(zhí)行的時鐘數(shù)不固定。實現(xiàn)方法：用END信號，如 END = T5*ADD + T3*CLA +指令流程圖 ADD STORE LOAD JMPPCMARPC + 1PCDBUSMDRIRR1YR2 +YZZR3PCYY

22、+IRZZPCIRMARDBUS MDRMDRR1ARMARR1MDR一個操作步驟代表在一個機器周期中可完成的操作執(zhí)行步驟所需的控制信號ADD指令每個時鐘周期內(nèi)的控制信號為:T1: PCout, MARin,PC+1,Read;PCMAR, PC+1, readT2: MDRout, IRin;MDRIRT3: R1out, Yin;R1YT4: R2out, Zin, Add;R2+YZT5: Zout, R3in;ZR3JMP指令中各時鐘周期的控制信號為：T1: PCout, MARin,PC+1,Read ;PCMAR, PC+1, readT2: MDRout, IRin;MDRIRT

23、3: PCout, Yin;PCYT4: IRout, Add, Zin;IR+YZT5: Zout, PCin;ZPC微操作控制形成電路的邏輯表達形式C = T1*(INS1 + INS2 + ) + T2*(INS1 + INS2 + ) + 控制器的邏輯表達式PC+1 = T1PCin = T5*JMPPCout = T1 + T3*JMPYin = T3*(ADD + JMP)Add = T4*(ADD + JMP)Zin = T4*(ADD + JMP)Zout = T5*(ADD + JMP)END = T5*(ADD + JMP). 6.6 控制器的控制方式 1.同步控制方式 (

24、集中控制方式) 對機器的所有指令采用統(tǒng)一的時序信號.用相同數(shù)目的機器周期,相同數(shù)目的節(jié)拍脈沖來形成每條指令的控制操作序列.特點:時序關(guān)系簡單,但以犧牲速度為代價.。 特點：a）以微操作序列最長的指令為標準，確定控制微操作運行的節(jié)拍數(shù) b) 控制器產(chǎn)生統(tǒng)一的,順序固定的,周而復始的節(jié)拍脈沖 c) 微操作序列短的指令可空著一部分不用優(yōu)點:電路簡單缺點:運行速度慢 2.異步控制方式(分散控制方式) 每條指令、每個微操作需要多少時間就占用多少時間，不采用統(tǒng)一的周期和節(jié)拍，時間上的銜接通過應答通訊方式(握手方式)實現(xiàn).特點:無時間浪費,但時序控制比較復雜.異步控制方式：采用“結(jié)束起始”的工作方式，無統(tǒng)一

25、的時序信號。特點：a）每條指令按實際需要產(chǎn)生節(jié)拍數(shù) b）指令執(zhí)行完畢，發(fā)出“結(jié)束”信號c）控制器收到“結(jié)束”信號，開始執(zhí)行下條指令優(yōu)點：運行速度快缺點：控制電路比較復雜3.聯(lián)合控制方式 將同步控制方式與異步控制方式結(jié)合使用。特點：a）大部分指令按同步控制執(zhí)行中央控制b）小部分特殊指令（過長、過短），采用異步控制方式執(zhí)行局部控制優(yōu)點：能保證一定的運行速度缺點：電路設(shè)計相對復雜6.7 流水線工作原理屬于計算機系統(tǒng)結(jié)構(gòu)課程中的內(nèi)容6.8 CPU舉例 6.8 .1 ROSC的CPU 見計算機系統(tǒng)結(jié)構(gòu)課程 6.8 .2 ROSC的編譯系統(tǒng) 見計算機系統(tǒng)結(jié)構(gòu)課程 6.8 .3 Pentium微處理器 見微

26、型計算機原理課程 6.9 計算機的加電及控制過程 自行閱讀。第七章 存儲系統(tǒng)7.1 存儲系統(tǒng)的層次結(jié)構(gòu) 根據(jù)各種存儲器的存儲容量、存取速度和價格比的不同，將它們按照一定的體系結(jié)構(gòu)組織起來，使所放的程序和數(shù)據(jù)按照一定的層次分布在各種存儲器中。 1、主存和高速緩存之間的關(guān)系 Cache引入: 為解決CPU和主存之間的速度差距,提高整機的運算速度,在CPU和主存之間插入的由高速電子器件組成的容量不大,但速度很快的存儲器。 Cache特點: 存取速度快，容量小，存儲控制和管理由硬件實現(xiàn)。 存儲系統(tǒng)的層次結(jié)構(gòu)2、主存與輔存之間的關(guān)系主存:(半導體存儲器組成)優(yōu)點:速度快缺點:容量受限,單位成本高, 斷電

27、丟失信息。輔存:(磁盤，光盤，磁帶等。)優(yōu)點:容量大,信息長久保存,單位成本低.缺點:存取速度慢CPU正在運行的程序和數(shù)據(jù)存放在主存。暫時不用的程序和數(shù)據(jù)存放在輔存。輔存只與主存進行數(shù)據(jù)（程序和數(shù)據(jù)）交換7.2 高速緩沖存儲器 組成: 小容量的SRAM和高速緩存控制器組成。 功能:將CPU當前快要用到的部分數(shù)據(jù)塊由主存復制到容量小、速度快的SRAM中,由SRAM向CPU直接提供它所需要的數(shù)據(jù)。 Cache工作原理：程序訪問的局部性。在較短時間內(nèi)由程序產(chǎn)生的地址往往集中在存儲器邏輯地址空間的很小范圍內(nèi)。數(shù)據(jù)分布不如指令明顯，但對數(shù)組的訪問及工作單元的選擇可使存儲地址相對集中。7.2.1 Cach

28、e的組成和工作原理 Cache的組成和工作原理(a)插入P-234 Cache的組成和工作原理(b) CPU與Cache之間的數(shù)據(jù)交換是以字為單位，而Cache與主存之間的數(shù)據(jù)交換是以塊為單位，一個塊是由若干字組成，是定長的。 Cache存儲器介于 CPU和主存之間，它的工作速度數(shù)倍于主存，全部功能由硬件實現(xiàn)。由于轉(zhuǎn)換速度快，軟件人員絲毫未感到Cache的存在，這種特性稱為Cache的透明性。 Cache內(nèi)部是由同主存內(nèi)部同樣大小的塊組成，故由于Cache存儲容量小，所以塊的數(shù)目少。 在Cache中，每一塊外加有一個標記，指明它是主存的哪一塊的副本，所以該標記的內(nèi)容相當于主存中塊的編號。塊內(nèi)字

29、節(jié)數(shù)與主存相同。 7.2.2 Cache的組織和管理 為了把信息放到Cache存儲器中，必須應用某種方法把主存地址定位到Cache中，稱作地址映像。在信息按照這種映像關(guān)系（采用硬件方法實現(xiàn)）裝人Cache后，執(zhí)行程序時應將主存地址變換成Cache地址,這個變換過程叫做地址變換。地址的映像和變換是密切相關(guān)的。 基本地址映像方式：直接映像 全相聯(lián)映像 組相聯(lián)映像等。 (1)直接映像 在直接映像方式中,主存和Cache中字塊的對應關(guān)系,如圖 7. 3所示。直接映像函數(shù)可定義為： j= i mod 2c 其中j是Cache的字塊號，i是主存的字塊號，主存中有2m個塊,字塊大小為2b字，Cache中有同

30、樣大小的2c個塊 。在這種映像方式中主存的第0塊，第2c塊，第2c+1塊， ，只能映像到cache的第0塊，而主存的第1塊，第2c1塊第2c+1十1塊， ,只能映像到 Cache，的第 1塊。 直接映像的優(yōu)點：實現(xiàn)簡單，只需利用主存地址按某些字段直接判斷，即可確定所需字塊是否已在 Cache存儲器中、如圖 7. 3。 直接映像方式的缺點：不夠靈活，即主存的2t個字塊只能對應唯一的Cache存儲器字塊,因此,即使Cache存儲器別的許多地址空著也不能占用。這使得cache存儲空間得不到充分利用，并降低了命中率。 例：某機主存為1MB,劃分2048頁，每頁512B，共分0127組，每組16頁;Ca

31、che為8KB,劃分16頁，每頁1KB7位 Cache 主存 主存地址 0組 7位 4位 9位 1組 主存頁號 Cache地址 在訪存時,只需比較兩者標記,如相同則命中 127組 標記0頁標記1頁 . . . . . . 標記15頁0頁1頁 15頁16頁17頁 31頁 2032頁2033頁 2047頁主存標記Cache頁號頁內(nèi)地址 （2）全相聯(lián)映像 全相聯(lián)映像方式是最靈活但成本最高的一種方式。主存中的每一個字塊映像到cache存儲器的任何一個字塊位置上, 允許從確實已被占滿的Cache存儲器中替換出任何一個舊字塊。 這是一個理想的方案，實際上由于它的成本太高而不能采用。不只是它的標記位數(shù)從t位

32、增加到t+c位（與直接映像相比），使Cache標記容量加大，主要問題是在訪問Cache時，需要和Cache的全部標記進行比較才能判斷出所訪主存地址的內(nèi)容是否已在 Cache中。由于Cache速度要求高，所以全部比較操作都要用硬件實現(xiàn)，通常由“按內(nèi)容尋址的”相聯(lián)存儲器完成。所需邏輯電路甚多，以致無法用于Cache中。例:某機主存為1MB,劃分2048頁，每頁512B，;Cache為8KB, 劃分16頁，每頁1KB。 11位 Cache 主存 主存地址 11位 9位 由于每個Cache頁可以映射2048個主存頁中的任一頁，因此每頁的Cache標記也需要11位，以表明它現(xiàn)在所映象的主存頁號。 標記0

33、頁標記1頁 . . . . . .標記15頁0頁1頁15頁2047頁主存頁號頁內(nèi)地址 （3）組相聯(lián)映像 組相聯(lián)映像方式是直接映像和全相聯(lián)映像方式的一種折衷方案。組相聯(lián)映像Cache組織如圖7.5所示。 組相聯(lián)映像方式的性能與復雜性介于直接映像與全相聯(lián)映像兩種方式之間、當r = 0時，它就成為直接映像方式,當r = c時，就是全相聯(lián)映像方式。 Cache的命中率除了與地址映像的方式有關(guān)外，還與cache的容量有關(guān)。cache容量大,則命中率就高，但達到一定容量后，命中率的提高就不明顯了。 例如某機主存為1MB,劃分2048頁，每頁512B，共分0255組，每組8頁;Cache為8KB,劃分16頁

34、，每頁1KB，共為8組，每組2頁。 訪存時根據(jù)主存地址的中間4位，找到Cache頁，并將其標記與主存頁標記進行比較，判斷是否是主存中的副本，即訪問是否命中。 8位 Cache 主存 主存頁標記0組 7位 3位 1位 9位 1組 0組 Cache地址 1組 7組 255組 標記標記0頁1頁標記標記2頁3頁標記標記14頁15頁0頁1頁7頁8頁9頁15頁2047頁主存組號Cache組號組內(nèi)頁號頁內(nèi)地址2. Cache的讀寫操作寫貫穿（全寫法）:同時寫入 Cache和主存。保證主存和Cache內(nèi)容相同,方法簡單可靠。對Cache的更新同時要寫主存,速度會受影響。寫回法：先將更新內(nèi)容寫入Cache，并做

35、標記，特定時間將Cache內(nèi)容寫入主存。省去不必要的立即回寫操作?；貙懯较到y(tǒng)機構(gòu)比較復雜。寫一次法：寫命中與未命中的處理方法與寫回法基本相同，只是第一次寫命中是要同時寫入主存。 Pentium機的L2級Cache采用的是寫回法，L1級數(shù)據(jù)Cache采用的是寫一次法。 3. 替換算法 當新的主存字塊需要調(diào)人cache存儲器而它的可用位置又已被占滿時，就產(chǎn)生替換算法問題。先介紹兩種替換算法先進先出（FIFO）算法和近期最少使用（LRU）算法。 FIFO算法：總是把一組中最先調(diào)入 cache存儲器的字塊替換出去，它不需要隨時記錄各個字塊的使用情況，所以實現(xiàn)容易開銷小 LRU算法:把一組中近期最少使用

36、的字塊替換出去。這種替換算法需隨時記錄cache存儲器中各個字塊的使用情況，以便確定那個字塊是近期最少使用的字塊。LRU替換算法的平均命中率比FIFO要高，并且當分組容量加大時，能提高LRU替換算法的命中率。 LRU是最常使用的一種算法、其設(shè)計思想是把組中各塊的使用情況記錄在一張表上（如圖7.6所示）。并把最近使用過的塊放在表的最上面。這種算法用硬件實現(xiàn)比較麻煩，經(jīng)常采用修改型LRU算法。 隨機替換法（RAND）：這種算法不考慮使用情況，在組內(nèi)隨機選擇一塊來替換。其性能比根據(jù)使用情況的替換算法要差些。7.2.3 Cache的命中率 設(shè)NC表示Cache完成存取的總次數(shù)， Nm表示主存完成存取的

37、總次數(shù)，h定義為命中率，則有h= NC/(NC+ Nm) 若tc表示命中時的Cache訪問時間，tm表示未命中時的主存訪問時間，1-h表示未命中率，則Cache/主存系統(tǒng)的平均訪問時間ta為： ta=htc+(1-h)tm 設(shè)r=tm/tc表示主存慢于Cache的倍率，e表示訪問效率則有 e=tc/tm=tc/htc+(1-h)tm=1/h+(1-h)r=1/r+(1-h) 為提高訪問效率，h 接近1好。 例：CPU執(zhí)行一段程序時，Cache完成存取的次數(shù)為1900次，主存完成存取的次數(shù)為100次，已知Cache存取周期為50ns,主存存取周期為250ns,求Cache/主存系統(tǒng)的效率和平均訪

38、問時間。 解：h=NC/(NC + Nm) r=tm/tc=250ns/50ns=5 e=1/r+(1-r)h =1/5+(1-5)*0.95=83.3% ta=tc/e=50ns/0.833=60ns 7.2.4 多層次Cache存儲器Cache和數(shù)據(jù)Cache 開始實現(xiàn)Cache時，是將指令和數(shù)據(jù)存放在同一Cache中的。后來隨著計算機技術(shù)的發(fā)展和處理速度的加快,存取數(shù)據(jù)的操作經(jīng)常會與取指令的操作發(fā)生沖突，從而延遲了指令的讀取。發(fā)展的趨勢是將指令Cache和數(shù)據(jù) Cache分開而成為兩個相互獨立的Cache。 2. 多層次Cache結(jié)構(gòu) 當芯片集成度提高后，可以將更多的電路集成在一個微處理

39、器芯片中于是近年來新設(shè)計的快速微處理芯片都將Cache集成在片內(nèi)，片內(nèi)cache的讀取速度要比片外Cache快得多。 Pentium微處理器的片內(nèi)包含有8KB數(shù)據(jù) Cache和 8KB指令Cache。Cache行的長度為32B，采取兩路組相聯(lián)組織。 片內(nèi)Cache的容量受芯片集成度的限制，一般在幾十KB以內(nèi)，因此命中率比大容量cache低、于是推出了二級Cache方案，其中第一級Cache（L1）在處理器芯片內(nèi)部；第二級Cache（L2）在片外，其容量可從幾十KB到幾百KB，采用SRAM存儲器，兩級cache之間一般有專用總線相連、Pentium微處理器支持片外的第二級Cache。，其容量為2

40、56KB或512KB。也是采用兩路組相連方案。 3. Cache的一致性問題7.3 虛擬存儲器 虛擬存儲器只是一個容量非常大的存儲器的邏輯模型，不是任何實際的物理存儲器。它是借助磁盤等輔助存儲器來擴大主存容量，使之為更大或更多的程序所使用。有了虛擬存儲器，用戶無需考慮所編程序在主存中是否放得下或放在什么位置等問題。 產(chǎn)生: 軟件需要，芯片工藝及價格不能滿足 特點: （1）將當前和常用到的內(nèi)容放在主存中，其他還未用到的放在外存中。 （2）虛擬存儲體系允許用戶訪問比實際存儲空間大得多的地址空間。 概念: 位于主存-輔存的物理結(jié)構(gòu),由負責信息劃分以及主存-輔存之間信息調(diào)動的輔助硬件和操作系統(tǒng)中的存儲

41、管理軟件所組成的存儲體系. 管理方式: 段式,頁式,段頁式 從原理角度看，主存-輔存層次和cache-主存層次有很多相似之處。它們采用的地址變換及映像方法和替換策略，從原理上看是相同的。虛擬存儲系統(tǒng)所采取的映像方式同樣有全相聯(lián)映像、組相聯(lián)映像和直接映像等。替換算法也多采用LRU算法。主存一輔存層次的信息傳送單位可采用幾種不同的方案，段、頁或段頁式。 7.3.1 段式管理方案 段是利用程序的模塊化性質(zhì)按照程序的邏輯結(jié)構(gòu)劃分成的多個相對獨立部分。例如過程、子程序、數(shù)據(jù)表、陣列等。段作為獨立的邏輯單位可以被其他程序段調(diào)用，這樣就形成段間連接，產(chǎn)生規(guī)模較大的程序。一般用段表來指明各段在主存中的位置，如

42、圖 7 12所示。每段都有它的名稱（用戶名稱或數(shù)據(jù)結(jié)構(gòu)名或段號）、段起點、段長等。段表本身也是主存儲器的一個可再定位段。方案： （1）以程序的邏輯結(jié)構(gòu)所形成的段作為主存分配單位的存儲器管理方式。 （2） 段大小可以不相等。 （3）每個程序有一個段表。 優(yōu)點：段的分界與程序的自然分界相對應段的邏輯獨立性，使它易于編譯、管理、修改和保護,也便于多道程序共享。 缺點：容易在段間留下許多空余的零碎存儲空間，造成浪費和段的起點和終點不定。 7.3.2 頁式管理方案 頁式管理系統(tǒng)的信息傳送單位是定長的頁，主存的物理空間也被劃分為等長的固定區(qū)域，稱為頁面。新頁調(diào)人主存也很容易掌握，只要有空白頁面就可。它比段

43、式管理系統(tǒng)的空間浪費要小得多。頁式管理系統(tǒng)的缺點正好和段式管理系統(tǒng)相反，由于頁不是邏輯上獨立的實體，所以處理保護和共享都不及段式來得方便。 圖 7 13表示某個程序有 5頁（邏輯頁號 04）各頁分別裝入主存不連續(xù)的頁面位置，用頁表記錄邏輯頁號及其所對應的實主存頁號，頁表是由操作系統(tǒng)建立的、圖 7 13中邏輯頁號013已分配實主存空間，所以裝人位為l程序空間實存空間邏輯頁號物理頁號012340123456 0 2 1 1 1 12 3 4 14 頁表邏輯頁號 物理頁號 有效位將虛擬空間和主存空間劃分成大小固定的頁,以頁為分配單位的存儲管理方式。頁的大小隨機器而異。每道程序擁有一個頁表。頁表自動生

44、成,對程序員透明。頁式管理方案：3、段頁式將段式和頁式管理方式結(jié)合起來.段頁式將實際存儲器機械等分成固定大小的頁,程序則按模塊分段,每段又分成與主存頁面大小相同的頁.段頁式管理兼有段式和頁式的優(yōu)點. Pentium采用段頁式地址轉(zhuǎn)換機制，通過段地址查閱段表，將表中地址與位移地址相加后得到32位線性地址，然后通過頁面轉(zhuǎn)換得物理地址。頁面轉(zhuǎn)換是通過頁目錄和頁表實現(xiàn)的（相當于H級頁表）線性地址由頁目錄（10垃）、頁號（l位）和位移地址（l位）組成，頁面大小為4KB、Pentium還允許將頁面大小設(shè)置為4MB,此時頁面轉(zhuǎn)換只要查一次頁表即可。 Pentium存儲器結(jié)構(gòu)有很大靈活性，根據(jù)其段表和頁表是否

45、設(shè)置可以有4種組合情況。 （1）無段表和無頁表的存儲器、非虛擬存儲器其邏輯地址即為物理地址可減少復雜性，在高性能的控制機中經(jīng)常被采用。 （2）無段表和有頁表的存儲器。頁式虛擬存儲器，此時存儲器的管理和保護是通過頁面轉(zhuǎn)換實現(xiàn)的。 (3)有段表和無頁表的存儲器。段式虛擬存儲器。 （4）有段表和有頁表的存儲器。段頁式虛擬存儲器。 7. 3. 6存儲管理部件（MMU） 現(xiàn)代計算機一般都有輔助存儲器，但具有輔存的存儲系統(tǒng)不一定是虛擬存儲系統(tǒng)。虛擬存儲系統(tǒng)有兩大特： （1）允許用產(chǎn)用比主存空間大得多的空間來訪問主存。 （2）每次訪存都要進行虛實地址的轉(zhuǎn)換。 Pentium的虛擬地址被稱為邏輯地址，其長度為

46、48位，由16位段地址和32位位移地址構(gòu)成、段地址中有2位用于存儲保護，真正屬于段地址的是14位，所以有效的邏輯地址為46 位。 即 （14位十32位），虛擬空間為246。 7.4 相聯(lián)存儲器 相聯(lián)存儲器不按地址訪問存儲器，而按所存數(shù)據(jù)字的全部內(nèi)容或部分內(nèi)容進行查找（或檢索）。 例如，在虛擬存儲器中，將虛地址的虛頁號與相聯(lián)存儲器中所有行的虛頁號進行比較，若有內(nèi)容相等的行，則將其相應的實頁號取出，這是按數(shù)據(jù)字的部分內(nèi)容進行檢索的例子。 80年代后，由于集成電路的迅速發(fā)展，才使得半導體相聯(lián)存儲器有條件作為商品上市。 相聯(lián)存儲器除了應用于虛擬存儲器與Cache中以外，還經(jīng)常用于數(shù)據(jù)庫與知識庫中按關(guān)鍵

47、字進行檢索、從按地址訪問的存儲器中檢索出某一單元。平均約進行m/2次操作（m為存儲單元數(shù)）而在相聯(lián)存儲器中僅需要進行一次檢索操作，因此大大提高了處理速度。近年來相聯(lián)存儲器用于一些新型的并行處理和人工智能系統(tǒng)結(jié)構(gòu)中、例如，在語音識別、圖像處理、數(shù)據(jù)流計算機中都有采用相聯(lián)存儲器的例子。 7.5 雙端口存儲器 雙端口存儲器由于同一個存儲器具有兩組相互獨立的地址線、數(shù)據(jù)線和讀寫控制線路而得名。由于進行并行的獨立操作，因而是一種高速工作的存儲器，在科研和工程中非常有用。如IDT7133是一個2K*16位的雙端口存儲器。注意當兩個端口同時存取存數(shù)器統(tǒng)一存儲器單元時，會發(fā)生讀寫沖突。為解決此問題，特設(shè)置了B

48、USY標志。在這種情況下，片上的判斷邏輯可以決定對那個端口優(yōu)先進行讀寫操作，而對另一個被延遲的端口置BUSY標志（變?yōu)榈碗娖剑?，即暫時關(guān)閉此端口。 76 存儲保護 由于多個用產(chǎn)對主存的共享就有多個用戶程序和系統(tǒng)軟件存于主存中。為使系統(tǒng)能正常工作，要防止由于一個用戶程序出錯而破壞其他用戶的程序和系統(tǒng)軟件，還要防止一個用戶程序不合法地訪問不是分配給它的主存區(qū)域為此，系統(tǒng)應提供存儲保護。 存儲保護主要包括兩個方面：存儲區(qū)域保護和訪問方式的保護。 1. 存儲區(qū)域保護 對于不是虛擬存儲器的主存系統(tǒng)可采用界限寄存器方式、由系統(tǒng)軟件經(jīng)特權(quán)指令設(shè)置上、下界寄存器為每個程序劃定存儲區(qū)域，禁止越界訪問。 在虛擬存

49、儲系統(tǒng)中，由于一個用戶程序的各頁能離散地分布于主存中，不能使用這種保護方式，所以，通常采用頁表保護和鍵保護等方式。 (1)頁表保護 每個程序都有自己的頁表和段表，段表和頁表本身都有自已的保護功能。無論地址如何出錯，也只能影響到相應的幾個主存頁面。 （2）鍵方式 鍵保護方式的基本思想是為主存的每一頁配一個鍵稱為存儲鍵，它相當于一把鎖。它是由操作系統(tǒng)賦予的，每個用戶的實存頁面的鍵都相同。為了打開這個鎖，必須有鑰匙，稱為訪問鍵。訪問鍵賦予每道程序，保存在該道程序的狀態(tài)寄存器中，當數(shù)據(jù)要寫人主存的某一頁時訪問鍵要與存儲鍵相比較，若兩鍵相符則允許訪問該頁，否則拒絕訪問。 （3）環(huán)保護方式 以上兩種保護方

50、式都是保護別的程序區(qū)域不受破壞，而正在運行的程序本身則受不到保護。環(huán)狀保護方式則可以做到對正在執(zhí)行的程序本身進行保護。 2 訪問方式保護 對主存信息的使用可以有三種方式讀（R）、寫（W）和執(zhí)行（E），執(zhí)行指作為指令來用。所以相應的訪問方式保護就有R，W，E三種以及由這三種方式形成的邏輯組合。 訪問方式保護可以和上述區(qū)域保護結(jié)合起來使用，以上所講的存儲保護都是由硬件實現(xiàn)的。 第八章 輔助存儲器 輔助存儲器種類與技術(shù)指標 輔助存儲器是主存的后備和擴充，也稱外存。 特點:容量大,可靠性高,單位存儲容量價格低,在掉電情況下能長期保存信息。 種類： 磁表面存儲器光存儲器磁芯磁盤磁帶33頁 技術(shù)指標：輔助

51、存儲器的主要技術(shù)指標是存儲密度、存儲容量、尋址時間、數(shù)據(jù)傳輸率、誤碼率、價格等。 1 存儲密度 道密度(TPI)：磁盤半徑方向單位長度（每英寸）包含的磁道數(shù)。 位密度(BPI)：在每一個磁道內(nèi)單位長度內(nèi)所能記錄的二進制信息數(shù)。 2 存儲容量 存儲容量指磁表面存儲器所能存儲的二進制信息總量、一般用字節(jié)為單位。 3. 尋址時間 磁盤存儲器采取直接存取方式，尋址時間包括兩部分一是磁頭尋找目標磁道所需的找道時間ts。二是找到磁道以后，磁頭等待所需要讀寫的區(qū)段旋轉(zhuǎn)到它的下方所需要的等待時間tw。由于尋找相鄰磁道和從最外面磁道找到最里面碰道所需的時間不同，磁頭等待不同區(qū)段所花的時間也不同。因此取它們的平均

52、值，稱作平均尋址時間Ta。它由平均找道時間tsa和平均等待時間twa組成: Ta=Tsa+Twa =(tsmax+tsmin)/2+(twmax+twmin)/2 磁帶存儲器采取順序存取方式，不需要尋找磁道但需要考慮磁頭尋找記錄區(qū)的等待時間。 4. 數(shù)據(jù)傳輸率 磁表面存儲器在單位時間內(nèi)與主機之間傳送數(shù)據(jù)的位數(shù)或字節(jié)數(shù)，叫數(shù)據(jù)傳輸率Dr 。從設(shè)備方面考慮，傳輸率等于記錄密度D和記錄介質(zhì)的運動速度V的乘積。 5. 誤碼率 誤碼率是衡量磁表面存儲器出錯概率的參數(shù)、它等于從輔存讀出時，出錯信息位數(shù)和讀出的總信息位數(shù)之比。 6. 價格 通常用位價格來比較各種存儲器。位價格是設(shè)備價格除以容量，在所有存儲設(shè)

53、備中，磁表面存儲器和光盤存儲器的位價格是很低的。 例如，IBM PC機 3.5 英寸高密度軟磁盤存儲器共有 2個記錄面、每面 80個磁道、每個磁道18個記錄扇區(qū)、每個扇區(qū)可記錄信息512個字節(jié)。因此其格式化容量為： 該軟磁盤機的轉(zhuǎn)速為每分鐘360轉(zhuǎn)(360rPm)，旋轉(zhuǎn)一圈的時間為：60；平均等待時間為旋轉(zhuǎn)半圈的時間83ms、平均找道時間取決于不同驅(qū)動器的機電性能（直接給出）。 8.2 磁記錄原理與記錄方式 本節(jié)將討論磁表面存儲技術(shù)的基礎(chǔ)信息的存取原理、磁記錄介質(zhì)、磁頭以及磁記錄的編碼方式。在此只作一般原理性的介紹。 磁盤存儲是用某些磁性材料薄薄地涂在金屬鋁或塑料表面作載磁體來存儲信息。 8.

54、2.1 磁記錄原理 寫入：將計算機并行數(shù)據(jù)進行并-串變換，然后一位一位的由寫電流驅(qū)動器將交變信號電流通過磁頭線圈，使磁體內(nèi)的磁通量發(fā)生變化，交變磁場從縫隙中漏出，使勻速轉(zhuǎn)動的磁盤表面磁化。根據(jù)寫入電流的方向決定是寫“1”還是寫“0”。當載磁體相對于磁頭運動時，就可以連續(xù)寫入一連串的二進制信息。 讀出：磁盤勻速轉(zhuǎn)動，磁化點順序經(jīng)過磁頭，在磁頭線圈中感應出相應的電動勢，經(jīng)過放大檢測等一定的處理后，還原成原來存入的數(shù)據(jù)信號。由于數(shù)據(jù)是一位一位串行讀出的，故要經(jīng)串-并變換后，在將并行信號送至計算機。運動方向磁層載磁體N S S N讀線圈寫線圈鐵芯 8.2.2 磁記錄介質(zhì)與磁頭 1、磁記錄介質(zhì) 磁記錄介

55、質(zhì)指的是涂有薄層磁性材料的信息載體?？梢悦摍C保存信息，并目可以作為不同系統(tǒng)之間信息交換的手段、因此又稱為磁記錄媒體。 2、 感應式磁頭 磁頭是實現(xiàn)電一磁轉(zhuǎn)換的裝置，用電脈沖表示的二進制代碼，通過磁頭轉(zhuǎn)換成磁記錄介質(zhì)上的磁化格式；而介質(zhì)上的磁化信息又要通過磁頭轉(zhuǎn)換成電脈沖。介質(zhì)上信息的清除，則是通過磁頭將介質(zhì)上磁層向某一方向飽和磁化或去磁而得到。因此磁頭的性能對讀寫、清除、記錄密度和讀出速度等均有影響。 3、 MR磁頭 隨著計算機對大容量硬盤驅(qū)動器的需求，促進高密度磁以錄技術(shù)的發(fā)展。MR磁頭是專用于讀出的磁頭，即它不能完成寫人工作，但它具有高的輸出靈敏度和與磁盤轉(zhuǎn)速無關(guān)的輸出特性，所以需要與專用

56、的寫人磁頭配合使用。MR磁頭以應用在大容量的硬盤驅(qū)動器中，但其價格較貴。 存儲元的大小和縫隙寬度、磁頭與磁表面距離、電流強度有關(guān)。 目前軟盤常用MFM編碼方式,能達到較高的 記錄密度和較高的自同步能力。 8.2.3 磁記錄方式 磁記錄方式是按照某種規(guī)律，將一連串二進制數(shù)字信息，變換成磁層的相應磁化翻轉(zhuǎn)形式，并經(jīng)讀寫控制電路實現(xiàn)這種轉(zhuǎn)換規(guī)律。 圖8.5 給出幾種常見的磁記錄方式的寫人電流波形。 （1）歸零制（RZ） 寫入線圈的正脈沖電流表示寫如“1”，負脈沖表示記錄“0”。在兩位信息之間要保持線圈中的電流為零。 （2）不歸零制（NRZ） 磁頭線圈中始終有電流，不是正向電流（代表1）就是反向電流（

57、代表“0”），其抗干擾能力強。 (3) 見1就翻的不歸零制（NRZ1) 記錄“0”時電流方向不變，只有遇到“1”時才改變方向。 （1）歸零制（RZ） 寫入線圈的正脈沖電流表示寫如“1”，負脈沖表示記錄“0”。在兩位信息之間要保持線圈中的電流為零。 （2）不歸零制（NRZ） 磁頭線圈中始終有電流，不是正向電流（代表1）就是反向電流（代表“0”），其抗干擾能力強。 (3) 見1就翻的不歸零制（NRZ1) 記錄“0”時電流方向不變，只有遇到“1”時才改變方向。 （4）調(diào)相制（PM） 也就是說，假定記錄數(shù)據(jù)“0時規(guī)定磁化翻轉(zhuǎn)的方向由負變?yōu)檎?，則記錄數(shù)據(jù)l時從正變?yōu)樨?、當連續(xù)出現(xiàn)兩個或兩個以上1或0”時

58、，為了維持上述原則，在位周期起始處也要翻轉(zhuǎn)一次。 （5） 調(diào)頻制（FM） 記錄1時不僅在位同期的中心產(chǎn)生磁化翻轉(zhuǎn)，而已在位與位之間也必須翻轉(zhuǎn)。記錄“0時，位周期中心不產(chǎn)生磁化翻轉(zhuǎn)，但位與位之間的邊界處要翻轉(zhuǎn)一次。由于記錄數(shù)據(jù)l時磁化翻轉(zhuǎn)的頻率為記錄數(shù)據(jù)“0時的兩倍，因此又稱倍頻制”。 （6）改進調(diào)頻制（MFM） 這種記錄方式基本上與調(diào)頻制相同，即記錄數(shù)據(jù)1時在位周期中心磁化翻轉(zhuǎn)一次，記錄數(shù)據(jù)0時不翻轉(zhuǎn)。區(qū)別在于只有連續(xù)記錄兩個或兩個以上0時，才在位周期的起始位置翻轉(zhuǎn)一次，而不是在每個位同期的起始處都翻轉(zhuǎn)。 除上述幾種記錄方式外，成組編碼（GCR）以及游程長度受限碼（RLLC）等。8.3 硬盤存

59、儲器（硬盤機）8.3.1 硬盤存儲器的組成硬盤盤片和硬盤驅(qū)動器電機直流電機磁頭 硬盤存儲器的基本組成： 磁盤控制器 頭盤組件 磁頭組件、磁頭驅(qū)動機構(gòu)、驅(qū)動機構(gòu)及盤片、讀寫放大電路、循環(huán)過濾器、底座和上蓋、其他附件。 印刷電路板。 溫氏技術(shù)特點: 全封閉結(jié)構(gòu)，杜絕灰塵危害。 磁頭采用接觸式啟停。 一體化主軸和電機。 盤面：每張盤有上、下兩個盤面。 磁道：盤面上記錄信息的同心圓弧。 柱面：硬盤每個盤面的同一編號的磁道（半徑相同）構(gòu)成柱面。 扇區(qū)：每個磁道等分成若干個弧段。 容量：記錄信息的位數(shù)或字節(jié)數(shù)。 格式化容量 =磁頭數(shù)*柱面數(shù)*每柱面扇區(qū)數(shù)*每扇區(qū)字節(jié)數(shù) 轉(zhuǎn)數(shù)：7200r/min或9600r

60、/min。 盤徑：英寸、3.5 英寸、2.5 英寸、1.8 英寸。 例題 ：磁盤組有6片磁盤，每片有兩個記錄面，最上最下兩面不用。存儲區(qū)域內(nèi)直徑22cm，外直徑33cm,道密度為40道/cm,內(nèi)層位密度400位/cm,轉(zhuǎn)速2400轉(zhuǎn)/分，問： 1、共有多少柱面？ 2、盤組總存儲容量是多少？ 3、數(shù)據(jù)傳輸率多少？ 4、采用定長數(shù)據(jù)塊記錄格式，直接尋址的最小單位是什么?尋址命令中如何表示磁盤地址？ 5、如果某文件長度超過一個磁道的容量，應將它記錄在同一個存儲面上，還是記錄在同一個柱面上？ 解： 1、有效存儲區(qū)域= 33/2-22/2 柱面數(shù)=道密度*有效區(qū)域 =40道/cm*5.5cm=220道