集成電路(IC)電子專業(yè)術(shù)語(yǔ)英漢對(duì)照加注解

1、【集成電路（IC）】電子專業(yè)術(shù)語(yǔ)英漢對(duì)照加注解電子專業(yè)英語(yǔ)術(shù)語(yǔ)Architecture（結(jié)構(gòu)）：可編程集成電路系列的通用邏輯結(jié)構(gòu)。ASIC（ApplicationSpecificIntegratedCircuit專用集成電路）：適合于某一單一用途的集成電路產(chǎn)品。ATE（AutomaticTestEQUIPment自動(dòng)測(cè)試設(shè)備）：能夠自動(dòng)測(cè)試組裝電路板和用于萊迪思ISP器件編程的設(shè)備。BGA（BallGridArray球柵陣列）：以球型引腳焊接工藝為特征的一類集成電路封裝?？梢蕴岣呖杉庸ば?，減小尺寸和厚度，改善了噪聲特性，提高了功耗管理特性。BooleanEquation（邏輯方程）：基于邏輯代

2、數(shù)的文本設(shè)計(jì)輸入方法。BoundaryScanTest（邊界掃描測(cè)試）：板級(jí)測(cè)試的趨勢(shì)。為實(shí)現(xiàn)先進(jìn)的技術(shù)所需要的多管腳器件提供了較低的測(cè)試和制造成本。Cell-BasedPLD（基于單元的可編程邏輯器件）：混合型可編程邏輯器件結(jié)構(gòu)，將標(biāo)準(zhǔn)的復(fù)雜的可編程邏輯器件（CPLD）和特殊功能的模塊組合到一塊芯片上。CMOS（ComplementaryMetalOxideSemiconductor互補(bǔ)金屬氧化物半導(dǎo)體）：先進(jìn)的集成電路加工工藝技術(shù)，具有高集成、低成本、低能耗和高性能等特征。CMOS是現(xiàn)在高密度可編程邏輯器件（PLD）的理想工藝技術(shù)。CPLD（ComplexProgrammableLogic

3、Device復(fù)雜可編程邏輯器件）：高密度的可編程邏輯器件，包含通過(guò)一個(gè)中央全局布線區(qū)連接的宏單元。這種結(jié)構(gòu)提供高速度和可預(yù)測(cè)的性能。是實(shí)現(xiàn)高速邏輯的理想結(jié)構(gòu)。理想的可編程技術(shù)是E2CMOS?。Density（密度）：表示集成在一個(gè)芯片上的邏輯數(shù)量，單位是門(mén)（gate）。密度越高，門(mén)越多，也意味著越復(fù)雜。DesignSimulation（設(shè)計(jì)仿真）：明確一個(gè)設(shè)計(jì)是否與要求的功能和時(shí)序相一致的過(guò)程。E2CMOS?（ElectricallyErasableCMOS電子可擦除互補(bǔ)金屬氧化物半導(dǎo)體）：萊迪思專用工藝。基于其具有繼承性、可重復(fù)編程和可測(cè)試性等特點(diǎn)，因此是一種可編程邏輯器件（PLD）的理想工

4、藝技術(shù)。EBR（EmbeddedBLOCkRAM嵌入模塊RAM）：在ORCA現(xiàn)場(chǎng)可編程門(mén)陣列（FPGA）中的RAM單元，可配置成RAM、只讀存儲(chǔ)器（ROM）、先入先出（FIFO）、內(nèi)容地址存儲(chǔ)器（CAM）等。EDA（ElectronicDesignAutomation電子設(shè)計(jì)自動(dòng)化）：即通常所謂的電子線路輔助設(shè)計(jì)軟件。EPIC（EditorforProgrammableIntegratedCircuit可編程集成電路編輯器）：一種包含在ORCAFoundry中的低級(jí)別的圖型編輯器，可用于ORCA設(shè)計(jì)中比特級(jí)的編輯。ExploreTool（探索工具）：萊迪思的新創(chuàng)造，包括ispDS+HDL綜合優(yōu)

5、化邏輯適配器。探索工具為用戶提供了一個(gè)簡(jiǎn)單的圖形化界面進(jìn)行編譯器的綜合控制。設(shè)計(jì)者只需要簡(jiǎn)單地點(diǎn)擊鼠標(biāo)，就可以管理編譯器的設(shè)置，執(zhí)行一個(gè)設(shè)計(jì)中的類似于多批處理的編譯。Fmax：信號(hào)的最高頻率。芯片在每秒內(nèi)產(chǎn)生邏輯功能的最多次數(shù)。FAE（FieldApplicationEngineer現(xiàn)場(chǎng)應(yīng)用工程師）：在現(xiàn)場(chǎng)為客戶提供技術(shù)支持的工程師。Fabless：能夠設(shè)計(jì)，銷售，通過(guò)與硅片制造商聯(lián)合以轉(zhuǎn)包的方式實(shí)現(xiàn)硅片加工的一類半導(dǎo)體公司。Fitter（適配器）：在將一個(gè)設(shè)計(jì)放置到目標(biāo)可編程器件之前，用來(lái)優(yōu)化和分割一個(gè)邏輯設(shè)計(jì)的軟件。Foundry：硅片生產(chǎn)線，也稱為fab。FPGA（FieldProgra

6、mmableGateArray現(xiàn)場(chǎng)可編程門(mén)陣列）：高密度PLD包括通過(guò)分布式可編程陣列開(kāi)關(guān)連接的小邏輯單元。這種結(jié)構(gòu)在性能和功能容量上會(huì)產(chǎn)生統(tǒng)計(jì)變化結(jié)果，但是可提供高寄存器數(shù)?？删幊绦允峭ㄟ^(guò)典型的易失的SRAM或反熔絲工藝一次可編程提供的。Foundry：種用于ORCA現(xiàn)場(chǎng)可編程門(mén)陣列（FPGA）和現(xiàn)場(chǎng)可編程單芯片系統(tǒng)（FPSC）的軟件系統(tǒng)。FPGA（FieldProgrammableGateArray現(xiàn)場(chǎng)可編程門(mén)陣列）：含有小邏輯單元的高密度PLD,這些邏輯單元通過(guò)一個(gè)分布式的陣列可編程開(kāi)關(guān)而連接。這種體系結(jié)構(gòu)隨著性能和功能容量不同而產(chǎn)生統(tǒng)計(jì)上的不同結(jié)果，但是提供的寄存器數(shù)量多。其可編程性很

7、典型地通過(guò)易失SRAM或者一次性可編程的反熔絲來(lái)體現(xiàn)。FPSC（FieldProgrammableSystem-on-a-Chip現(xiàn)場(chǎng)可編程單芯片系統(tǒng)）：新一代可編程器件用于連接FPGA門(mén)和嵌入的ASIC宏單元，從而形成一芯片上系統(tǒng)的解決方案。GAL?（GenericArrayLogic通用陣列邏輯）：由萊迪思半導(dǎo)體公司發(fā)明的低密度器件系統(tǒng)。Gate（門(mén)）：最基本的邏輯元素，門(mén)數(shù)越多意味著密度越高。GateArray（門(mén)陣列）：通過(guò)邏輯單元陣列連接的集成電路。由生產(chǎn)廠家定制，一般會(huì)導(dǎo)致非再生工程（NRE）消耗和一些設(shè)計(jì)冗余。GLB（GenericLogicBLOCk通用邏輯塊）：萊迪思半導(dǎo)體的

8、高密度ispPSI?器件的標(biāo)準(zhǔn)邏輯塊。每一個(gè)GLB可實(shí)現(xiàn)包含輸入、輸出的大部分邏輯功能。GRP（GlobalRoutingPool全局布線池）：專有的連接結(jié)構(gòu)。能夠使GLBs的輸出或I/O單元輸入與GLBs的輸入連接。萊迪思的GRP提供快速，可預(yù)測(cè)速度的完全連接。HighDensityPLD（高密度可編程邏輯器件）：超過(guò)1000門(mén)的PLD。I/OCell（Input/OutputCell輸入/輸出單元）：從器件引腳接收輸入信號(hào)或提供輸出信號(hào)的邏輯單元。ISPTM（In-SystemProgrammability在系統(tǒng)可編程）：由萊迪思首先推出，萊迪思ISP產(chǎn)品可以在系統(tǒng)電路板上實(shí)現(xiàn)編程和重復(fù)編

9、程。ISP產(chǎn)品給可編程邏輯器件帶來(lái)了革命性的變化。它極大地縮短了產(chǎn)品投放市場(chǎng)的時(shí)間和產(chǎn)品的成本。還提供能夠?qū)υ诂F(xiàn)場(chǎng)安裝的系統(tǒng)進(jìn)行更新的能力。ispATETM：完整的軟件包使自動(dòng)測(cè)試設(shè)備能夠?qū)崿F(xiàn)：1）利用萊迪思ISP器件進(jìn)行電路板測(cè)試和2）編程ISP器件。ispVMEMBEDDEDTM：萊迪思半導(dǎo)體專用軟件由C源代碼算法組成，用這些算法來(lái)執(zhí)行控制編程萊迪思ISP器件的所有功能。代碼可以被集成到用戶系統(tǒng)中，允許經(jīng)由板上的微處理器或者微控制器直接編程ISP器件。ispDaisyChainDownloadSOFtware（isp菊花鏈下載軟件）：萊迪思半導(dǎo)體專用器件下載包，提供同時(shí)對(duì)多個(gè)在電路板上的器

10、件編程的功能。ispDSTM：萊迪思半導(dǎo)體專用基于Windows的軟件開(kāi)發(fā)系統(tǒng)。設(shè)計(jì)者可以通過(guò)簡(jiǎn)單的邏輯公式或萊迪思-HDL開(kāi)發(fā)電路，然后通過(guò)集成的功能仿真器檢驗(yàn)電路的功能。整個(gè)工具包提供一套從設(shè)計(jì)到實(shí)現(xiàn)的方便的、低成本和簡(jiǎn)單易用的工具。ispDS+TM:萊迪思半導(dǎo)體兼容第三方HDL綜合的優(yōu)化邏輯適配器，支持PC和工作站平臺(tái)。IspDS+集成了第三方CAE軟件的設(shè)計(jì)入口和使用萊迪思適配器進(jìn)行驗(yàn)證，由此提供了一個(gè)功能強(qiáng)大、完整的開(kāi)發(fā)解決方案。第三方CAE軟件環(huán)境包括:Cadence，DateI/O-Synario，ExemplarLogic，ISDATA，LogicalDevices，Mento

11、rGraphics，OrCAD，Synopsys，Synplicity和Viewlogic。isPGAL?：具有在系統(tǒng)可編程特性的GAL器件ispGDSTM:萊迪思半導(dǎo)體專用的ISP開(kāi)關(guān)矩陣被用于信號(hào)布線和DIP開(kāi)關(guān)替換。ispGDXTM：ISP類數(shù)字交叉點(diǎn)系列的信號(hào)接口和布線器件。ispHDLTM：萊迪思開(kāi)發(fā)系統(tǒng)，包括功能強(qiáng)大的VHDL和VerilogHDL語(yǔ)言和柔性的在系統(tǒng)可編程。完整的系統(tǒng)包括：集成了Synario，Synplicity和Viewlogic的綜合工具，提供萊迪思ispDS+HDL綜合優(yōu)化邏輯適配器。ispLSI?：萊迪思性能領(lǐng)先的CPLD產(chǎn)品系列的名稱。世界上最快的高密度

12、產(chǎn)品，提供非易失的，在系統(tǒng)可編程能力和非并行系統(tǒng)性能。ispPAC?：萊迪思唯一的可編程模擬電路系列的名稱。世界上第一個(gè)真正的可編程模擬產(chǎn)品，提供無(wú)與倫比的所見(jiàn)即所得（WYSIYG）邏輯設(shè)計(jì)結(jié)果。ispSTREAMTM：JEDEC文件轉(zhuǎn)化為位封裝格式，節(jié)省原文件1/8的存儲(chǔ)空間。ispTATM:萊迪思靜態(tài)時(shí)序分析器，是ispDS+HDL綜合優(yōu)化邏輯適配器的組成部分。包括所有的功能。使用方便，節(jié)省了大量時(shí)序分析的代價(jià)。設(shè)計(jì)者可以通過(guò)時(shí)序分析器方便地獲得任何萊迪思ISP器件的引腳到引腳的時(shí)序細(xì)節(jié)。通過(guò)一個(gè)展開(kāi)清單格式方便地查看結(jié)果。ispVHDLTM：萊迪思開(kāi)發(fā)系統(tǒng)。包括功能強(qiáng)大的VHDL語(yǔ)言和靈

13、活的在系統(tǒng)可編程。完整的系統(tǒng)工具包括Synopsys，Synplicity和Viewlogic，加上ispDS+HDL綜合優(yōu)化邏輯適配器。ispVMSystem:萊迪思半導(dǎo)體第二代器件下載工具。是基于能夠提供多供應(yīng)商的可編程支持的便攜式虛擬機(jī)概念設(shè)計(jì)的。提高了性能，增強(qiáng)了功能。JEDECfile（JEDEC文件）：用于對(duì)ispLSI器件編程的工業(yè)標(biāo)準(zhǔn)模式信息。JTAG（JointTestActionGroup聯(lián)合測(cè)試行動(dòng)組）：一系列在主板加工過(guò)程中的對(duì)主板和芯片級(jí)進(jìn)行功能驗(yàn)證的標(biāo)準(zhǔn)。Logic（邏輯）：集成電路的三個(gè)基本組成部分之一：微處理器內(nèi)存和邏輯。邏輯是用來(lái)進(jìn)行數(shù)據(jù)操作和控制功能的。Lo

14、wDensityPLD（低密度可編程邏輯器件）：小于1000門(mén)的PLD，也稱作SPLD。LUT（Look-UpTable查找表）：一種在PFU中的器件結(jié)構(gòu)元素，用于組合邏輯和存儲(chǔ)?；旧鲜庆o態(tài)存儲(chǔ)器（SRAM）單元。Macrocell（宏單元）：邏輯單元組，包括基本的產(chǎn)品邏輯和附加的功能：如存儲(chǔ)單元、通路控制、極性和反饋路徑。MPI（MicroprocessorInterface微處理器接口）：ORCA4系列FPGA的器件結(jié)構(gòu)特征，使FPGA作為隨動(dòng)或外圍器件與PowerQUICmP接口。OLMC（OutputLogicMacrocell輸出邏輯宏單元）：D觸發(fā)器，在輸入端具有一個(gè)異或門(mén)，每一

15、個(gè)GLB輸出可以任意配置成組合或寄存器輸出。ORCA（OptimizedReconfigurableCellArray經(jīng)過(guò)優(yōu)化的可被重新配置的單元陣列）：一種萊迪思的FPGA器件。ORP（OutputRoutingPool-輸出布線池）：ORP完成從GLB輸出到I/O單元的信號(hào)布線。I/O單元將信號(hào)配置成輸出或雙向引腳。這種結(jié)構(gòu)在分配、鎖定I/O引腳和信號(hào)出入器件的布線時(shí)提供了很大的靈活性。PAC（ProgrammableAnalogCircuit可編程模擬器件）：模擬集成電路可以被用戶編程實(shí)現(xiàn)各種形式的傳遞函數(shù)。PFU（ProgrammableFunctionUnit可編程功能單元）：在OR

16、CA器件的PLC中的單元，可用來(lái)實(shí)現(xiàn)組合邏輯、存儲(chǔ)、及寄存器功能。PIC（ProgrammableI/OCell可編程I/O單元）：在ORCAFPGA器件上的一組四個(gè)PIO。PIC還包含充足的布線路由選擇資源。Pin（引腳）：集成電路上的金屬連接點(diǎn)用來(lái)：1）從集成電路板上接收和發(fā)送電信號(hào)；2）將集成電路連接到電路板上。PIO（ProgrammableI/OCell可編程I/O單元）：在ORCAFPGA器件內(nèi)部的結(jié)構(gòu)元素，用于控制實(shí)際的輸入及輸出功能。PLC（ProgrammableLogicCell可編程邏輯單元）：這些單元是ORCAFPGA器件中的心臟部分，他們被均勻地分配在ORCAFPGA

17、器件中，包括邏輯、布線、和補(bǔ)充邏輯互連單元（SLIC）。PLD（ProgrammableLogicDevice可編程邏輯器件）：數(shù)字集成電路，能夠被用戶編程執(zhí)行各種功能的邏輯操作。包括：SPLDs，CPLDs和FPGAS。ProcessTechonology（工藝技術(shù)）：用來(lái)將空白的硅晶片轉(zhuǎn)換成包含成百上千個(gè)芯片的硅片加工工藝。通常按技術(shù)（如:E2CMOS）和線寬（如：0.35微米）分類。Programmer（編程器）：通過(guò)插座實(shí)現(xiàn)傳統(tǒng)PLD編程的獨(dú)立電子設(shè)備。萊迪思ISP器件不需要編程器。SchematicCapture（原理圖輸入器）：設(shè)計(jì)輸入的圖形化方法。SCUBA（SOFtwareCompilerforUserProgrammableArrays用戶可編程陣列綜合編譯器）：包含于ORCAFoundry內(nèi)部的一種軟件工具，用于生成ORCA特有的可用參數(shù)表示的諸如存儲(chǔ)的宏單元。SLIC（SupplementalLogicInterconnectCell補(bǔ)充邏輯相互連接單元）：包含于每一個(gè)PLC中，它們有類似PLD結(jié)構(gòu)的三態(tài)、存儲(chǔ)解碼、及寬邏輯功能。SPLD（SPLD簡(jiǎn)單可編程邏輯器件）：小于1000門(mén)的PLD,也稱作低密度PLD。SWL（