實驗2基本邏輯門電路_第1頁
實驗2基本邏輯門電路_第2頁
實驗2基本邏輯門電路_第3頁
實驗2基本邏輯門電路_第4頁
實驗2基本邏輯門電路_第5頁
已閱讀5頁,還剩16頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)

文檔簡介

1、進入實驗室的幾點要求和希望1、要像上理論課一樣,積極準(zhǔn)備,認真實驗;2、要像到自己家里一樣,保持實驗環(huán)境整潔;3、要像愛護自己一樣,愛護我們的實驗設(shè)備。實驗前的準(zhǔn)備工作1、檢查實驗臺和相關(guān)設(shè)備是否供電正常;2、檢查實驗所用到的電線是否完好無損;3、切記斷電接線,通電實驗,斷電拆線;4、完成后要關(guān)設(shè)備電源,整理實驗臺。2009年10月數(shù)字電子技術(shù)實驗實驗二 基本邏輯門電路主講人:雷乃清 封海潮 張濤電工電子實驗中心模電實驗室1、實驗?zāi)康?、實驗預(yù)備知識5、實驗報告要求4、實驗內(nèi)容及步驟主要內(nèi)容3、實驗設(shè)備與器件1 實驗?zāi)康氖煜み壿嬮T電路的邏輯功能;掌握門電路的使用方法。1 實驗?zāi)康? 實驗預(yù)備知

2、識2 實驗預(yù)備知識基本邏輯運算與、或、非、異或、同或 1)與2)或3)非4)異或5)同或2 實驗預(yù)備知識TTL集成電路使用接插集成塊時,認清標(biāo)記,不得插反;電源+4.5+5.5V,注意電源極性;閑置輸入端處理方法: 1)懸空:小規(guī)模、長接線輸入端/中大規(guī)模集成電路; 2)接高電平:直接接高、通過電阻接、接與非門輸出端; 3)輸入端并聯(lián)。輸入端通過電阻接地:R680 、R4.7k的區(qū)別;輸出端不允許并聯(lián)(OC門、三態(tài)門除外);輸出端不允許直接接地和高電平,以免燒壞芯片。3 實驗設(shè)備與器件3 實驗設(shè)備與器件KHM-2B型模擬實驗裝置3 實驗設(shè)備與器件74LS00四2輸入與非門3 實驗設(shè)備與器件74

3、LS02四2輸入或非門2 實驗設(shè)備與器件74LS20雙4輸入與非門4 實驗內(nèi)容及步驟4 實驗內(nèi)容及步驟驗證74LS20的邏輯功能; 不必一一驗證狀態(tài),只需檢測各個引腳分別為為邏輯電平“1”和“0”時的輸出狀態(tài)即可。驗證74LS00、74LS02的邏輯功能;利用基本邏輯門電路設(shè)計異或門; 寫出邏輯表達式、化簡、畫邏輯電路圖、連線、測試。利用基本邏輯門電路設(shè)計半加器電路。 理解概念、真值表、邏輯電路圖、接線、測試。4 實驗內(nèi)容及步驟基本邏輯門電路設(shè)計異或門異或門邏輯表達式的化簡1)方法12)方法24 實驗內(nèi)容及步驟基本邏輯門電路設(shè)計異或門邏輯電路圖1)方法12)方法24 實驗內(nèi)容及步驟基本邏輯門電路設(shè)計半加器半加器功能:實現(xiàn)兩個一位二進制數(shù)的運算加法及高位進位,二不考慮低位進位的邏輯電路。5 實驗報告要求5 實驗報告要求列表整理實驗數(shù)據(jù),畫出實驗電路;實驗數(shù)據(jù)與理論值比較,并分析回答思考題;設(shè)計出用或非門組成

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論