計(jì)算機(jī)組成原理復(fù)習(xí)整理

1、計(jì)算機(jī)組成原理2整理復(fù)習(xí)資料第三章多層次的存儲(chǔ)器P65 表 3.1P66 SRAM（靜態(tài)讀寫(xiě)存儲(chǔ)器）和DRAM （動(dòng)態(tài)讀寫(xiě)存儲(chǔ)器）的比較SRAM存取速度快，但容量不如 DRAMP71 DRAM 刷新DRAM存儲(chǔ)位元是給予電容器上的電荷量存儲(chǔ)，這個(gè)電荷量隨著時(shí)間和溫度而減少，因此必須定期刷新，以保持它們?cè)瓉?lái)記憶的正確信息。集中式刷新：DRAM的所有行在每一個(gè)刷新中期中都被刷新。分散式刷新：每一行的刷新插入到正常的讀/寫(xiě)周期之中。P72 例 2 圖 3.9P73 例 3 圖 3.10RAM和ROM的區(qū)別SRAM和DRAM都是隨機(jī)讀寫(xiě)存儲(chǔ)器，它們的特點(diǎn)是數(shù)據(jù)可讀可寫(xiě)。ROM是只讀存儲(chǔ)器，工作時(shí)只能讀

2、出，不能寫(xiě)入。其中存儲(chǔ)的原始數(shù)據(jù)，必須在它工作以前寫(xiě)入。只讀存儲(chǔ)器工作可靠，保密性強(qiáng)。ROM PROM EPROM FLASW點(diǎn) 概念掩模ROM可編程ROMPROM 一次性編程。EPROM光擦除可編程可讀存儲(chǔ)器，根據(jù)需要寫(xiě)入，需要更新時(shí)將元存儲(chǔ)內(nèi)容抹去，再寫(xiě)入新的內(nèi)容。FLASH高密度非失易失行的讀/寫(xiě)存儲(chǔ)器。高密度意味著它具有巨大比特?cái)?shù)目的存儲(chǔ)容量。非易失性以為這存放的數(shù)據(jù)在沒(méi)有電源的情況下可以長(zhǎng)期保持。模塊化存儲(chǔ)器編址方式：順序、交叉（工作原理，概念） 圖3.26順序：某個(gè)模塊存取時(shí)，其他模塊不工作。某個(gè)模塊出現(xiàn)故障時(shí)，其他模塊可以正常故障。添加模塊來(lái)擴(kuò)充存儲(chǔ)器容量也比較方便。但是各模塊串

3、行工作，存儲(chǔ)器的帶寬受到了限制。交叉：可以實(shí)現(xiàn)多模塊流水式并行存取，大大提高存儲(chǔ)器的帶寬。Cache定義、功能和CPU和主存間速度、基本原理cache是一種高速緩沖存儲(chǔ)器，是為了解決CPU和主存速度不匹配而采用的技術(shù)。原理基于程序運(yùn)行中具有的空間局部性和時(shí)間局部性的特征。cache位于CPU內(nèi)，由全硬件組成，速度快于主存Cache命中率、平均訪問(wèn)時(shí)間訪問(wèn)效率P92例6Nc: cache完成存取的總次數(shù)。Nm :主存完成存取的總次數(shù)h ：命中率。Nc/(Nc+Nm) tc：命中時(shí)cache訪問(wèn)時(shí)間 tm：未命中時(shí)的主存訪問(wèn)時(shí)間 ta： cache/主存心態(tài)的平均訪問(wèn)時(shí)間。ta=h*tc+(1-h

4、)*tmr：主存慢于 cache的倍率。tm/tce：訪問(wèn)效率。tc/ta=tc/( h*tc+(1-h)*tm)=1/(h+(1-h)*r)=1/(r+(1-r)*h)映射方式全相聯(lián)、直接、組相聯(lián) P96例7、8、9cache數(shù)據(jù)塊大小稱(chēng)為行 Li (i=02人-1),主存數(shù)據(jù)塊大小稱(chēng)為塊Bi (i=02%-1)。行與塊是等長(zhǎng)的，每個(gè)行(塊)由k=2Aw個(gè)連續(xù)字組成。全相聯(lián)映射方式主存地址長(zhǎng)度=s+w位(標(biāo)記大小 s,字號(hào)w),尋址單元長(zhǎng)度=行大小=塊大小=2w ,主存 的塊數(shù)=2%，標(biāo)記大小=s, cache行數(shù)不由地址格式確定。直接映射方式主存地址長(zhǎng)度=s+w位(標(biāo)記大小=s-r,行號(hào)r

5、,字號(hào)w),尋址單元長(zhǎng)度=2A(s+w),行大小= 塊大小=2人亞,主存的塊數(shù) =2人$ , cache行數(shù)=m=2Ar。組相聯(lián)映射方式主存地址長(zhǎng)度=s+w位(標(biāo)記大小=s-d,組號(hào)d,字號(hào)w),尋址單元長(zhǎng)度=2A(s+w),行大小= 塊大小=2Aw ,主存的塊數(shù)=2As ,每組行數(shù)=k ,每組的v=2Ad , cache行數(shù)=kv寫(xiě)策略P97寫(xiě)回法：當(dāng)CPU寫(xiě)cache命中時(shí)，只修改cache的內(nèi)容，而不立即寫(xiě)入主存；只有當(dāng)此行被 換出時(shí)才寫(xiě)回主存。全寫(xiě)法：當(dāng)寫(xiě)cache命中時(shí)，cache與主存同時(shí)發(fā)生寫(xiě)修改，因而較好地維護(hù)了cache與主存的內(nèi)容的一致性。寫(xiě)一次法：寫(xiě)命中與寫(xiě)未命中的處理方

6、法與寫(xiě)回法基本相同，只是第一次寫(xiě)命中是要同時(shí)寫(xiě)入主存。3.7虛擬存儲(chǔ)器(實(shí)地址、虛地址)虛地址(邏輯地址)：用戶編織程序時(shí)使用的地址實(shí)地址(物理地址)：計(jì)算機(jī)物理內(nèi)存的訪問(wèn)地址。3種傳送方式第六章總線系統(tǒng)總線分類(lèi)：內(nèi)部總線、系統(tǒng)總線、 I/O總線總線特性：物理特性、功能特性、電氣特性、時(shí)間特性單總線多總線優(yōu)缺點(diǎn)、特點(diǎn)單總線所有的高速設(shè)備和低俗設(shè)備都掛在同一總線上，切總線只能分時(shí)工作，即某一時(shí)間只能運(yùn)行一對(duì)設(shè)備之間傳送數(shù)據(jù)。連接到總線上的邏輯部件必須高速運(yùn)行，一邊在某些設(shè)備需要使用總線時(shí)，能迅速獲得總線控制權(quán)；而當(dāng)不再使用總線時(shí)，能迅速放棄總線控制權(quán)。否則，由于一條總線由多種功能部件共用，可能導(dǎo)

7、致很大的時(shí)間延遲。結(jié)構(gòu)簡(jiǎn)單，容易擴(kuò)展多 CPU系統(tǒng)。多總線多總線結(jié)構(gòu)體現(xiàn)了高速、中速、低俗設(shè)備連接到不同的總線上同時(shí)進(jìn)行工作，以提高總線的效率和吞吐量，而且處理器結(jié)構(gòu)的變化不影響高速總線?？偩€仲裁方式：集中式分布式特點(diǎn)集中式仲裁：鏈?zhǔn)讲樵兎绞絻?yōu)點(diǎn)：只用很少幾根線就能按一定優(yōu)先次序?qū)崿F(xiàn)總線仲裁，并且這種鏈?zhǔn)浇Y(jié)構(gòu)很容易擴(kuò)充設(shè)備。缺點(diǎn)：對(duì)詢問(wèn)鏈的電路故障很敏感。 優(yōu)先級(jí)固定，如果優(yōu)先級(jí)高的設(shè) 備出現(xiàn)頻繁的請(qǐng)求時(shí)，那么優(yōu)先級(jí)低的設(shè)備可能長(zhǎng)期不能使用總線。計(jì)數(shù)器定時(shí)查詢方式優(yōu)先級(jí)的順序是固定的， 如果從中止點(diǎn)開(kāi)始， 優(yōu)先級(jí)相等。這樣可以方便改變有線 次序，但是是以增加線數(shù)為代價(jià)。獨(dú)立請(qǐng)求方式優(yōu)點(diǎn) 響應(yīng)時(shí)

8、間快，對(duì)優(yōu)先次序的控制相當(dāng)靈活，可以通過(guò)程序來(lái)改變優(yōu)先次序，可以用屏蔽某個(gè)請(qǐng)求的辦法，不響應(yīng)來(lái)自無(wú)效設(shè)備的請(qǐng)求。分布式仲裁：每個(gè)功能模塊都有自己的仲裁號(hào)和仲裁器，有總線請(qǐng)求時(shí)，把唯一的仲裁號(hào)發(fā)送到共享的仲裁總線上，每個(gè)仲裁器講中拆總線上得到的號(hào)與自己的號(hào)進(jìn)行比較，如果仲裁總線上的號(hào)大，則他的總線請(qǐng)求不予響應(yīng)，并撤銷(xiāo)仲裁號(hào)。獲勝者的仲裁號(hào)保留在仲裁總線上。PCI總線 P200同步時(shí)序協(xié)議集中式仲裁策略支持無(wú)線的猝發(fā)式傳送第七章外存與I/O設(shè)備外圍設(shè)備組成：存儲(chǔ)介質(zhì) 驅(qū)動(dòng)裝置 控制電路分類(lèi)：輸入設(shè)備 輸出設(shè)備 外村設(shè)備 數(shù)據(jù)通信設(shè)備 過(guò)程控制設(shè)備磁盤(pán)上的信息分布信息指標(biāo)（道密度位密度）例1存儲(chǔ)密度

9、道密度：眼磁盤(pán)半徑方向單位長(zhǎng)度上的磁道數(shù)。道/英寸。位密度：刺刀單位長(zhǎng)度上能記錄的二進(jìn)制代碼位數(shù)。位/英寸。面密度：位密度和到密度的乘積。位 /平方英寸Ta平均存取時(shí)間Ts平均找道時(shí)間1/2r平均等待時(shí)間r磁盤(pán)旋轉(zhuǎn)速率 N每磁道字節(jié)數(shù) b傳送的字 節(jié)數(shù)Ta=Ts+1/(2*r)+b/(r*N)Dr數(shù)據(jù)傳輸率D位密度v磁盤(pán)旋轉(zhuǎn)的線速度 磁盤(pán)選才i速度n轉(zhuǎn)/秒磁道容量N個(gè)字節(jié)Dr=nN=Dv顯示P224分辨率是指顯示器所能表示的像素個(gè)數(shù)。取決于顯像管熒光粉的粒度、熒光屏的尺寸和CRT電子束的聚焦能力。像素越高，分辨率越高，圖像越清晰?；叶燃?jí)是指黑白顯示器中所顯示的像素點(diǎn)的亮暗差別，在彩色顯示器中表

10、現(xiàn)為顏色的不同。取決于每個(gè)像素對(duì)應(yīng)刷新存儲(chǔ)器單元的位數(shù)和CRT本身的性能。灰度級(jí)越多，圖像層次越清楚逼真。第八章輸入輸生系統(tǒng)P236信息交換方式 軟/硬件 實(shí)行適用于。程序查詢方式軟件CPU的操作和外圍設(shè)備的操作能夠同步，而且硬件結(jié)構(gòu)比較簡(jiǎn)單。CPU浪費(fèi)很大。僅適用于單片機(jī)和數(shù)字處理機(jī) DSP。程序中斷方式軟件外圍設(shè)備通知 CPU送出輸入數(shù)據(jù)或接受輸出數(shù)據(jù)的一種方式。適用于隨機(jī)出現(xiàn)的服務(wù)，并且一旦提出要求，應(yīng)立即進(jìn)行。微機(jī)。直接內(nèi)存訪問(wèn)(DMA )方式硬件適用于內(nèi)存和告訴外圍設(shè)備之間大批數(shù)據(jù)交換的場(chǎng)合，微機(jī)。通道方式硬件大型計(jì)算機(jī)。P240中斷方式P242 圖 8.6BS工作標(biāo)志觸發(fā)器RD中斷

11、觸發(fā)器 準(zhǔn)備就緒的標(biāo)準(zhǔn) 做好一次數(shù)據(jù)的接受或傳送1EI允許中斷觸發(fā)器某設(shè)備可以向CPU發(fā)出中斷請(qǐng)求1 (軟件控制是否允許設(shè)備發(fā)出 中斷請(qǐng)求)IR中斷請(qǐng)求觸發(fā)器 某設(shè)備發(fā)出了中斷請(qǐng)求 1IM中斷屏蔽觸發(fā)器1 CPU不受理外界的中斷P243單級(jí)中斷 多級(jí)中斷 保護(hù)現(xiàn)場(chǎng)信息堆棧好處：控制邏輯簡(jiǎn)單，保存和回復(fù)限產(chǎn)的過(guò)程按先進(jìn)后出順序進(jìn)行；每一級(jí)中斷不必單獨(dú)設(shè)置現(xiàn)場(chǎng)保護(hù)區(qū)，各級(jí)中斷限產(chǎn)可按順序放在同一個(gè)棧里。P251 DMA傳送方式原理、優(yōu)點(diǎn)DMA控制器從CPU完全接管對(duì)總線的控制，數(shù)據(jù)交換不經(jīng)過(guò)CPU,而直接在內(nèi)存和I/O設(shè)備之間進(jìn)行。DMA和CPU分時(shí)使用內(nèi)存：1、停止CPU訪內(nèi)2、周期挪用3、DMA與CPU交替訪 內(nèi)P258通道P260工作方式選擇、多路基本思路選擇通道用于連接高速外圍設(shè)備（磁盤(pán)磁帶），以數(shù)據(jù)塊方式船速。由于傳輸率很高，所有職位 一臺(tái)設(shè)備符文是合理的。但是這類(lèi)設(shè)備的輔助操作時(shí)間很長(zhǎng)。多路通道數(shù)組多路通道當(dāng)某設(shè)備進(jìn)行數(shù)據(jù)傳送時(shí)，通道只為改設(shè)備服務(wù)。當(dāng)設(shè)備執(zhí)行尋址，通道暫時(shí)斷開(kāi)與這 個(gè)設(shè)備的連接，掛起該設(shè)備的通道程序，去為