【matlab編程代做】基于FPGA的濾波器設計電子教案

1、Good is good, but better carries it.精益求精，善益求善?！緈atlab編程代做】基于FPGA的濾波器設計-數(shù)字濾波器的設計摘要FPGA是近幾年出現(xiàn)的新型可編程邏輯器件，它不僅具有很高的速度和可靠性，而且具有用戶重復定義的邏輯功能，即具有可編程的特點。它的出現(xiàn)不僅使數(shù)字電路系統(tǒng)的設計非常靈活，而且大大縮短了系統(tǒng)研制周期，縮小了數(shù)字電路系統(tǒng)的體積和所用芯片的種類。DESIGNOFFIRFILTERSAbstractFPGAinthepastfewyearsanewtypeofprogrammablelogicdevice,Itnotonlyhashighspee

2、dandreliable,Andrepeatwithuser-definedlogicfunction,Thatis,withprogrammablefeatures.Itnotonlymakestheemergenceofdigitalcircuitdesignisveryflexible,butalsogreatlyshortenthesystemdevelopmentcycle,reducingthesizeofthedigitalcircuitsystemandthetypeofchipused.前言在許多信息處理過程中，如對信號的過濾、檢測、預測等，都要廣泛地用到濾波器，數(shù)字濾波器是

3、數(shù)字信號處理中使用最廣泛的一種方法。HYPERLINK/view/163224.htmt_blank數(shù)字濾波器(digitalfilter)是由數(shù)字乘法器、HYPERLINK/view/520681.htmt_blank加法器和延時單元組成的一種裝置。其功能是對輸入離散信號的數(shù)字代碼進行運算處理，以達到改變信號頻譜的目的。由于電子HYPERLINK/view/3314.htmt_blank計算機技術和大規(guī)模集成電路的發(fā)展，數(shù)字濾波器可用計算機軟件實現(xiàn)，也可用大規(guī)模集成數(shù)字硬件實時實現(xiàn)。數(shù)字濾波器是一個離散時間系統(tǒng)。數(shù)字濾波器在語言信號處理、圖像信號處理、醫(yī)學生物信號處理以及其他應用領域都得到了

4、廣泛應用。數(shù)字濾波器有低通、高通、帶通、帶阻和全通等類型。它可以是時不變的或時變的、因果的或非因果的、線性的或非線性的。應用最廣的是線性、時不變數(shù)字濾波器.隨著數(shù)字信號處理的發(fā)展，對于器件的要求也越來越高，傳統(tǒng)技術如單片機，PLC等很難勝任數(shù)字信號處理，因此，F(xiàn)PGA的使用無疑是數(shù)字信號處理實現(xiàn)的最佳選擇。FPGA既具有門陣列的高邏輯密度和高可靠性，又具有可編碼邏輯器件的用戶可編程特性，可以減少系統(tǒng)設計和維護的風險，降低產(chǎn)品成本，縮短設計周期。FPGA有著規(guī)整的內(nèi)部邏輯塊陣列和豐富的連線資源，特別適合細粒度和高并行度結(jié)構(gòu)特點的數(shù)字信號處理任務。我們設計的FIR濾波器是基于窗函數(shù)的數(shù)字濾波器，首

5、先應用MATLAB進行理論分析，根據(jù)所要求的帶通頻率和截止頻率以及濾波器的階數(shù)得到所需要的濾波器的系數(shù)，然后將得到的系數(shù)量化并利用FPGA實現(xiàn)FIR濾波器。因此，我們只需要簡單的改變頻率指標，并相應的調(diào)整濾波器系數(shù)就能實現(xiàn)不同應用場合的FIR濾波器。第一章.數(shù)字濾波器原理與選擇1.1數(shù)字濾波器簡介濾波器，是指對輸入信號起到濾波作用的系統(tǒng)。根據(jù)處理的信號不同，可分為模擬濾波器和數(shù)字濾波器兩大類。若濾波器的輸入、輸出都是離散時間信號，則該濾波器的沖激響應也必然是離散的，我們稱這樣的濾波器為數(shù)字濾波器（DigitalFilter）。當用硬件實現(xiàn)一個數(shù)字濾波器時，所需的元件是延時器、乘法器和加法器。當

6、在通用計算機上用軟件實現(xiàn)時，即是一段線性卷積的程序。數(shù)字濾波器是具有一定傳輸選擇特性的數(shù)字信號處理裝置，其輸入輸出均為數(shù)字信號，實質(zhì)上是一個由有限精度算法實現(xiàn)的線性時不變（LinearTimeInvariant,LTI）離散系統(tǒng)。它的基本工作原理是利用離散系統(tǒng)特性對系統(tǒng)輸入信號進行加工、處理和變換，改變輸入序列的頻譜或信號波形，讓有用頻率的信號分量通過，抑制無用的信號分量輸出。根據(jù)頻率響應特性，數(shù)字濾波器可分為低通、高通、帶通、帶阻等類型，與模擬濾波器相比，除了具有數(shù)字信號處理的固有優(yōu)點外，還有濾波精度高、穩(wěn)定性好、靈活性強等優(yōu)點。數(shù)字濾波器按其單位樣值響應的性質(zhì)可分為有限沖激響應濾波器（Fi

7、niteImpulseResponse，F(xiàn)IR）和無限沖激響應濾波器（InfiniteImpulseResponse，IIR）11。1.2FIR與IIR數(shù)字濾波器1.2.1有限沖擊響應（FiniteImpulseResponse，F(xiàn)IR）濾波器有限長沖擊響應濾波器，即FIR濾波器，是指離散系統(tǒng)的單位沖擊響應h(k)是一個有限長的序列，即系統(tǒng)的單位沖擊響應只在給定的時間區(qū)間里有非零值。此時，系統(tǒng)的傳輸函數(shù)是：（3-1）1.2.2無限沖擊響應（InfiniteImpulseResponse，IIR）濾波器無限沖擊響應濾波器，即IIR濾波器，是指離散系統(tǒng)的單位沖擊響應h(k)是一個無限長的時間序列。

8、這種濾波器濾波的實現(xiàn)結(jié)構(gòu)與一般數(shù)字濾波器的結(jié)構(gòu)相同。系統(tǒng)的傳輸函數(shù)是：（3-2）1.3FIR與IIR數(shù)字濾波器的比較與選擇首先，從系統(tǒng)的幅頻特性來看，IIR濾波器由于綜合利用了系統(tǒng)的零極點，容易達到比較理想的設計效果；而FIR濾波器由于只有零點，效果較IIR濾波器差。要達到與IIR濾波器相似的效果，往往要提高系統(tǒng)的階數(shù)，這就會增加計算量，影響信號處理的速度。所以在對濾波器幅頻特性和處理速度有很高要求的場合，多使用IIR濾波器。其次，從相位特性來看，用FIR濾波器可以得到線性相位數(shù)字濾波器，滿足信號不失真?zhèn)鬏數(shù)囊?；而使用IIR濾波器則做不到這一點。對于IIR濾波器而言，往往幅頻特性越好，相位非

9、線性就越嚴重。所以，在對線性相位要求較高的場合，往往使用FIR濾波器。再次，從系統(tǒng)穩(wěn)定性來看，F(xiàn)IR濾波器由于沒有極點，所以一定是穩(wěn)定的；而IIR濾波器的穩(wěn)定與否取決于其極點的位置。即使IIR濾波器的極點都處于Z平面的內(nèi)部，如果其中某個極點非?？拷黌平面的單位圓，則在實際使用中，有時會由于數(shù)據(jù)計算誤差的存在而導致系統(tǒng)不穩(wěn)定。最后，從設計方法來看，IIR濾波器的設計參照連續(xù)時間系統(tǒng)的傳輸函數(shù)進行，可以充分利用模擬濾波器的設計結(jié)果，但是要求設計者有一定的模擬濾波器的設計知識，而且必須保證在模擬濾波器中能夠找到合適的濾波器原型作為設計基礎；而FIR濾波器設計結(jié)果完全是根據(jù)系統(tǒng)頻率進行，不需要設計者有

10、其他濾波器的知識，設計方法比較簡單。綜上所述，本課題決定使用FIR數(shù)字濾波器。因為本課題對心音信號的處理，對濾波器的相位特性有較高的要求，而對幅頻特性則不是很敏感。雖然選擇FIR數(shù)字濾波器會帶來相對較多的運算量，但由于是在計算機上利用MATLAB軟件進行處理，不會涉及到硬件資源的問題，而所需要處理的數(shù)據(jù)量不是很大,所以結(jié)合自身水平，決定選用FIR數(shù)字濾波器。第二章.基于MATLAB的FIR數(shù)字濾波器設計2.1FIR數(shù)字濾波器設計原理數(shù)字濾波器的設計，其實質(zhì)就是對提出的設計要求給出相應的性能指標，再通過計算，使物理可實現(xiàn)的實際濾波器的頻率響應特性，逼近給出的理論頻率響應特性。2.2基于MATLA

11、B的FIR數(shù)字濾波器設計方法利用MATLAB進行FIR濾波器的設計，方法主要有：直接程序設計法MATLAB信號處理工具箱中提供了基于濾波器設計方法的工具函數(shù)，編程中可根據(jù)設計要求直接調(diào)用相應函數(shù)，方便快捷。利用SPTool設計法SPTool(SignalProcessingTool)提供了一個便于完成信號處理任務的GUI環(huán)境。利用它，可以從MATLAB工作空間或從文件直接導入設計好的信號的頻譜；可以分析、比較和輸出時域信號；可以設計、分析和輸出濾波器；可以完成對信號的濾波；可以對輸入輸出信號進行各種譜分析并輸出結(jié)果。3利用FDATool設計法在MATLAB信號處理的圖形用戶界面中，不但SPTo

12、ol工具為濾波器的分析和設計提供了一個交互式的設計環(huán)境，給用戶帶來了極大方便；而且，MATLAB還為用戶提供了另一個更加綜合、簡便的圖形用戶界面工具FDATool（FilterDesign&AnalysisTool）工具。利用它可以方便地設計出滿足各種性能指標的濾波器，并可以查看該濾波器的各種分析圖形。濾波器設計滿意后，還可以把其系數(shù)直接導出為MATLAB變量、文本文件或C語言文件。本課題采用直接程序設計法，采用窗設計法。其基本設計思想是：先給定所要求的理想濾波器頻率響應，然后由導出與其相對應的單位沖擊響應，由于是矩形頻率特性，故一定是無限長序列，是非因果的，而所要設計的FIR濾波器單位沖擊響

13、應必然是有限長的，所以要用一有限長的來逼近無限長的，最有效的方法即是用窗函數(shù)（有限長）來截斷。具體設計步驟如下：(1)給定所要求的理想的頻率響應函數(shù)；(2)求其傅立葉反變換，即=；(3)根據(jù)允許的過渡帶寬及阻帶最小衰減的要求，可選定窗函數(shù)的形狀及濾波器長度N，一般N要通過多次試探后才能確定；(4)求得所設計的FIR濾波器的單位沖擊響=，n=0,1,2,N-1(5)計算出=,檢查是否滿足設計要求，如不滿足，則需重新設計。2.3窗函數(shù)設計法的步驟窗函數(shù)設計法是一種通過截短和計權(quán)的方法使無限長非因果序列成為有限長脈沖響應序列的設計方法。通常在設計濾波器之前，應該先根據(jù)具體的工程應用確定濾波器的技術指

14、標。用窗函數(shù)法設計FIR濾波器的步驟如下：（1）根據(jù)過渡帶寬及阻帶衰減要求，選擇窗函數(shù)的類型并估計窗口長度N（或階數(shù)M=N-1）。窗函數(shù)類型可根據(jù)最小阻帶衰減AS獨立選擇，因為窗口長度N對最小阻帶衰減AS沒有影響。在確定窗函數(shù)類型以后，可根據(jù)過渡帶寬小于給定指標確定所擬用的窗函數(shù)的窗口長度N。設待求濾波器的過渡帶寬為，它與窗口長度N近似成反比。窗函數(shù)類型確定后，其計算公式也確定了，不過這些公式是近似的，得出的窗口長度還要在計算中逐步修正。原則是在保證阻帶衰減滿足要求的情況下，盡量選擇較小的N。在N和窗函數(shù)類型確定后，即可調(diào)用MATLAB中的窗函數(shù)求出窗函數(shù)wd(n)。（2）根據(jù)待求濾波器的理想

15、頻率響應求出理想單位脈沖響應hd(n)。如果給出待求濾波器的頻率響應為Hd(ej)，則理想的單位脈沖響應可以用下面的傅里葉反變換式求出：（3）計算濾波器的單位脈沖響應h(n)。它是理想單位脈沖響應和窗函數(shù)的乘積，即h(n)=hd(n)wd(n)，在MATLAB中用點乘命令表示為h=hdwd。（4）驗算技術指標是否滿足要求。為了計算數(shù)字濾波器在頻域中的特性，可調(diào)用freqz子程序，如果不滿足要求，可根據(jù)具體情況，調(diào)整窗函數(shù)類型或長度，直到滿足要求為止。在實際工程中常用的窗函數(shù)有五種，即矩形窗、三角窗、漢寧窗、海明窗和凱澤窗。2.4FIR數(shù)字濾波器的MATLAB實現(xiàn)Fir濾波器有如下的特點：線性相

16、位；系統(tǒng)總是穩(wěn)定；容易硬件實現(xiàn)；滿足相同設計指標時需要較高的階數(shù)（與IIR相比），因此就會帶來較長的時間延遲，相位延遲和群遲延在濾波器通帶內(nèi)為常數(shù)。我們設FIR濾波器系數(shù)向量的長度為N，則當偶對稱的時候，濾波器對輸入信號的延遲為（N-1）/2，當為奇對稱的時候，該濾波器對輸入信號的延遲為（N-1）/2，和90度的相移。在本文中，我們采用窗函數(shù)法來設計FIR濾波器，其基本原理如下，考慮截止頻率為，其對應的理想低通濾波器的沖激響應為：即是無限長SINC函數(shù)的抽樣。因此理想低通濾波器是非因果的，物理不可實現(xiàn)的，但是如果用一個窗函數(shù)來截斷它，并保證其中心對稱，就可以獲得線性相位的FIR濾波器了。2.4

17、.1矩形窗FIR數(shù)字濾波器首先我們使用矩形窗設計一個FIR線性相位低通數(shù)字濾波器。假設。求出并畫出曲線。由矩形窗的沖激響應函數(shù)：我們可以得到如下等式：利用MATLAB我們可以編寫響應的矩形窗函數(shù)代碼（具體代碼見附錄）。其時域和頻域的波形如下（在具體實現(xiàn)過程中，為了增加效果，我們采用的參數(shù)為：階數(shù)：64；a：0.1；Ts:1/1000）：圖4-12.4.2漢寧窗FIR數(shù)字濾波器為了體現(xiàn)低通，帶通，高通，帶阻濾波器的不同性質(zhì)，在這里我們利用漢寧窗設計一個線性相位高通濾波器，但是MATLAB仍給出低通濾波器的時域和頻域波形圖。漢寧窗的基本表達式為：現(xiàn)假設一個高通濾波器的沖激響應函數(shù)為：那么我們可以得

18、到：利用MATLAB可以響應的低通濾波器的時域和頻率的波形圖：圖4-2三部分矩形窗函數(shù)頻譜相加，使旁瓣互相抵消，能量集中在主瓣，旁瓣大小減小，主瓣寬度增加了1倍。2.4.3漢明窗FIR數(shù)字濾波器為了體現(xiàn)低通，帶通，高通，帶阻濾波器的不同性質(zhì)，這里我們利用漢明窗設計一個線性相位帶通濾波器，但是MATLAB仍給出低通濾波器的時域和頻域波形圖。漢明窗的基本表達式為：現(xiàn)假設一個帶通濾波器的沖激響應函數(shù)為：采用海明窗設計時：利用MATLAB可以響應的低通濾波器的時域和頻率的波形圖：圖4-3漢明窗是對漢寧窗的改進，在主瓣寬度相同的情況下，旁瓣進一步減小，可使99.96%的能量集中在主瓣內(nèi)。2.4.4布拉克

19、曼窗FIR數(shù)字濾波器為了體現(xiàn)低通，帶通，高通，帶阻濾波器的不同性質(zhì)，這里我們利用布拉克曼窗設計一個線性相位的理想帶通濾波器，但是MATLAB仍給出低通濾波器的時域和頻域波形圖。布拉克曼窗的基本表達式為：現(xiàn)假設一個帶通濾波器的沖激響應函數(shù)為：利用MATLAB可以響應的低通濾波器的時域和頻率的波形圖：圖4-4通過比較，我們可以發(fā)現(xiàn)布拉克曼窗增加了一個二次諧波余弦分量，可進一步降低旁瓣，但主瓣寬度進一步增加，增加N可減少過渡帶。2.5不同階數(shù)N的窗函數(shù)FIR數(shù)字濾波器為了選取效果最佳的窗函數(shù)濾波器，我們這里統(tǒng)一設定a=0.5,Ts=1/1000,通過改變N理對比濾波器的性能，我們分別通過比較N=16

20、,32,128來比較。矩形窗圖4-8由圖4-8可以得知，雖然矩形窗函數(shù)FIR濾波器實現(xiàn)起來比較簡單，但是隨著N階數(shù)的不斷增加，其窗函數(shù)的旁瓣并沒有明顯的變化，能量也沒有完全集中在主瓣上，因此基于矩形窗函數(shù)的FIR濾波器只能應用于較簡單的場合，而且隨著階數(shù)的增加，其系統(tǒng)性能并不能得到很好的改善，因此，在實際信號處理中，不使用矩形窗函數(shù)的FIR濾波器。漢寧窗圖4-9由圖4-9可以得知，漢寧窗函數(shù)的性能相對于矩形窗函數(shù)有了明顯的提升，但是當階數(shù)較低的時候，其能力也并不完全集中在主瓣，當階數(shù)較高的情況下，才能明顯感覺到。但是當階數(shù)較高的情況下，對設備成本有較大的影響。漢明窗圖4-10漢明窗是在漢寧窗的

21、基礎上改進的窗函數(shù)，由圖可以看見，其能量基本集中在主瓣中，而且當階數(shù)較低時，能量也基本集中在主瓣上，性能比漢寧窗和矩形窗更好。布拉克曼窗圖4-11布拉克曼窗函數(shù)其旁瓣衰減也是隨著階數(shù)的增加而增加，但是布拉克曼窗函數(shù)在硬件上實現(xiàn)較前三種窗函數(shù)而言，更加復雜。因此，通過比較，我們采用漢明窗函數(shù)作為FIR濾波器的窗函數(shù)。第三章FPGA簡介FPGA是近幾年出現(xiàn)的新型可編程邏輯器件，它不僅具有很高的速度和可靠性，而且具有用戶重復定義的邏輯功能，即具有可編程的特點。它的出現(xiàn)不僅使數(shù)字電路系統(tǒng)的設計非常靈活，而且大大縮短了系統(tǒng)研制周期，縮小了數(shù)字電路系統(tǒng)的體積和所用芯片的種類。當今社會是數(shù)字化的社會，是數(shù)字

22、集成電路廣泛應用的社會。數(shù)字集成電路本身在不斷地進行更新?lián)Q代。它由早期的電子管、晶體管、小中規(guī)模集成電路、發(fā)展到超大規(guī)模集成電路(VLSIC，幾萬門以上)以及許多具有特定功能的專用集成電路。但是，隨著微電子技術的發(fā)展，設計與制造集成電路的任務已不完全由半導體廠商來獨立承擔。系統(tǒng)設計師們更愿意自己設計專用集成電路(ASIC)芯片，而且希望ASIC的設計周期盡可能短，最好是在實驗室里就能設計出合適的ASIC芯片，并且立即投入實際應用之中，因而出現(xiàn)了現(xiàn)場可編程邏輯器件(FPLD)，其中應用最廣泛的當屬現(xiàn)場可編程門陣列(FPGA)和復雜可編程邏輯器件(CPLD)。早期的可編程邏輯器件只有可編程只讀存貯

23、器(PROM)、紫外線可刪除只讀存貯器(EPROM)和電可擦除只讀存貯器(EEPROM)三種。由于結(jié)構(gòu)的限制，它們只能完成簡單的數(shù)字邏輯功能。其后，出現(xiàn)了一類結(jié)構(gòu)上稍復雜的可編程芯片，即可編程邏輯器件(PLD)，它能夠完成各種數(shù)字邏輯功能。典型的PLD由一個“與”門和一個“或”門陣列組成，而任意一個組合邏輯都可以用“與-或”表達式來描述，所以，PLD能以乘積、和的形式完成大量的組合邏輯功能。這一階段的產(chǎn)品主要有PAL(可編程陣列邏輯)和GAL(通用陣列邏輯)。PAL由一個可編程的“與”平面和一個固定的“或”平面構(gòu)成，或門的輸出可以通過觸發(fā)器有選擇地被置為寄存狀態(tài)。PAL器件是現(xiàn)場可編程的，它的

24、實現(xiàn)工藝有反熔絲技術、EPROM技術和EEPROM技術。還有一類結(jié)構(gòu)更為靈活的邏輯器件是可編程邏輯陣列(PLA)，它也由一個“與”平面和一個“或”平面構(gòu)成，但是這兩個平面的連接關系是可編程的。PLA器件既有現(xiàn)場可編程的，也有掩膜可編程的。20世紀80年代中期。Altera和Xilinx分別推出了類似于PAL結(jié)構(gòu)的擴展型CPLD(ComplexProgrammab1eLogicDvice)和與標準門陣列類似的FPGA，它們都具有體系結(jié)構(gòu)和邏輯單元靈活、集成度高以及適用范圍寬等特點。這兩種器件兼容了PLD和通用門陣列的優(yōu)點，可實現(xiàn)較大規(guī)模的電路，編程也很靈活。與門陣列等其它ASIC(Applica

25、tionSpecificIC)相比，它們又具有設計開發(fā)周期短、設計制造成本低、開發(fā)工具先進、標準產(chǎn)品無需測試、質(zhì)量穩(wěn)定以及可實時在線檢驗等優(yōu)點，因此被廣泛應用于產(chǎn)品的原型設計和產(chǎn)品生產(chǎn)(一般在10,000件以下)之中。幾乎所有應用門陣列、PLD和中小規(guī)模通用數(shù)字集成電路的場合均可應用FPGA和CPLD器件。經(jīng)過了十幾年的發(fā)展，許多公司都開發(fā)出了多種可編程邏輯器件。比較典型的就是Xilinx公司的FPGA器件系列和Altera公司的CPLD器件系列，它們開發(fā)較早，占用了較大的PLD市場。通常來說，在歐洲用Xilinx的人多，在日本和亞太地區(qū)用ALTERA的人多，在美國則是平分秋色。全球PLD/F

26、PGA產(chǎn)品60%以上是由Altera和Xilinx提供的?？梢灾vAltera和Xilinx共同決定了PLD技術的發(fā)展方向。當然還有許多其它類型器件，如：Lattice，Vantis，Actel，Quicklogic，Lucent等。Altera公司生產(chǎn)的FLEX10K系列的FPGA，具有規(guī)模覆蓋范圍廣、布線資源豐富、時間可預測性好的優(yōu)點，在數(shù)字通信系統(tǒng)設計中得到了廣泛的應用。由于在信道編碼中，沒有過多存儲器的要求，它只是需要很多的D觸發(fā)器和一些常用的門電路，而FLEX10K芯片有一定的片內(nèi)EAB資源，另外實現(xiàn)信道編碼的時序控制邏輯不太復雜，大概需要2萬門左右的資源就夠了，再加上系統(tǒng)其它功能塊也

27、不過幾萬門?？紤]到方案的性價比以及將來的功能的增加，本方案的FPGA選用Cyclone芯片，實現(xiàn)了系統(tǒng)的單片設計，從而大大減小電路的復雜度和體積。此外Altera公司的Cyclone系列的FPGA在通信行業(yè)具有廣泛的應用，這是一款低成本的FPGA產(chǎn)品。MaxPlusII是ALTERA公司較早的一款軟件，它的界面非常的簡單，是初學者比較容易接受的一款軟件，但是Altera公司已經(jīng)停止了對其的升級，所以MaxPlusII所支持的器件比較少，而且對于一些大型項目開發(fā)就不太適用了。QuartusII是ALTERA公司的新一代開發(fā)軟件，它擁有兩種界面，一種是QuartusII的界面，另一種是用有Quar

28、tusII全部功能的MaxPlusII界面，從而使原有的MaxplusII的用戶更快的適應新的開發(fā)環(huán)境。目前QuartusII最高版本好似QuartusII7.2。相對于MaxPlusII，QuartusII支持更多的器件，而且也支持Altera最新的一些器件如Straix、StraixGX系列。在本課題中，我們采用QuartusII開發(fā)軟件，在功能上比MAXplusII更加強大。第四章基于FPGA的FIR濾波器設計通過前面幾章的分析，我們已經(jīng)分析了FIR濾波器的基本結(jié)構(gòu)，現(xiàn)在就基本結(jié)構(gòu)用FPGA來實現(xiàn)。FIR濾波器的基本結(jié)構(gòu)包括乘法器和加法器。4.1加法器設計在將兩個多位二進制數(shù)相加時，除了

29、最低位以外，每一位都應該考慮來自低位的進位，即將兩個對應位的加數(shù)和來自低位的進位3個數(shù)相加。這種運算稱為全加，所用的電路稱為全加器。多位加法器的構(gòu)成有兩種方式：并行進位和串行進位。并行進位加法器設有進位產(chǎn)生邏輯，預算速度較快；串行進位方式是將全加器級聯(lián)構(gòu)成多位加法器。并行進位加法器通常比串行級聯(lián)加法器占用更多的資源。隨著為數(shù)的增加，相同位數(shù)的并行加法器與串行加法器的資源占用差距也越來越大，因此，在工程中使用加法器時，要在速度和容量之間尋找平衡點。ARCHITECTUREaOFADDISBEGINPROCESS(clk,clear)BEGINIFclear=0THENDout=000000000

30、0000000;ELSIFclear=1THENIF(clkEVENTANDclk=1)THENDout=D0+D1+D2+D3+D4+D5+D6+D7+D8;ENDIF;ENDIF;ENDPROCESS;ENDa;4.2乘法器設計從資源和速度考慮，常系數(shù)乘法運算可用移位相加來實現(xiàn)。將常系數(shù)分解成幾個2的冪的和形式。實現(xiàn)輸入帶符號數(shù)據(jù)與固定數(shù)據(jù)兩個二進制數(shù)的乘法運算。當?shù)竭_時鐘上升沿時，將兩數(shù)輸入，運算，輸出結(jié)果。我們利用提供的IP核來設計乘法器。具體設計步驟如下：圖4-1乘法IP核參數(shù)設置界面一圖4-2乘法IP核參數(shù)設置界面二圖4-3乘法IP核參數(shù)設置界面三圖4-4乘法IP核參數(shù)設置界面四通過如上的設計，我實現(xiàn)了乘法器的IP核設計，在FPGA的頂層文件中，我們只要例化這個IP核就可以了。4.3FIR濾波器設計通過上面的分析，我們將我們可以得到如下兩種基本結(jié)構(gòu)的FIR濾波器結(jié)構(gòu)，通過每個模塊的例化，在原理圖上搭建FIR濾波器。其結(jié)構(gòu)如下：圖5-2結(jié)構(gòu)一FIR濾波器圖5-3結(jié)構(gòu)二FIR濾波器對以上模型進行功能仿真，我們可以得到基于FPGA的FIR濾波器的波形圖，具體波形如下：圖5-4濾波器濾波結(jié)果我們通過仿真，可以看到輸入的方波的邊帶已經(jīng)變得非常的平滑，從而驗證了FIR濾波器的基本性能。參考文獻1卓興旺等.基于Veri