半導體制程簡

1、半導體制程簡第1頁，共49頁，2022年，5月20日，1點40分，星期二基本過程晶園制作Wafer Creation芯片制作Chip Creation后封裝Chip Packaging第2頁，共49頁，2022年，5月20日，1點40分，星期二第1部分晶園制作第3頁，共49頁，2022年，5月20日，1點40分，星期二1.1 多晶生成Poly Silicon Creation 1目前半導體制程所使用的主要原料就是晶園(Wafer)，它的主要成分為硅(Si)。富含硅的物質(zhì)非常普遍，就是沙子(Sand)，它的主要成分為二氧化硅(SiO2)。沙子經(jīng)過初步的提煉，獲得具有一定純度的硅，再經(jīng)過一些步驟提

2、高硅的純度，半導體制程所使用的硅需要非常高的純度。接著就是生成多晶硅(Poly Silicon)。第4頁，共49頁，2022年，5月20日，1點40分，星期二Poly Silicon Creation 2采用一種叫做Trichlorosilane的物質(zhì)(SiHCl3)作為溶劑，氫氣作為反應(yīng)環(huán)境，在鉭(tantalum)電熱探針指引下，經(jīng)過初步提煉的硅形成晶體。這種過程需要多次，中途還會用到氫氟酸(HF)這樣劇毒的化學藥品，硅的純度也隨著這個過程而進一步被提高。最后生成多晶硅的硅錠。第5頁，共49頁，2022年，5月20日，1點40分，星期二Poly Silicon Creation 3第6頁，

3、共49頁，2022年，5月20日，1點40分，星期二1.2 單晶制作Crystal Pulling 1多晶硅硅錠中晶體的晶向是雜亂無章的，如果使用它來制作半導體器件，其電學特性將非常糟糕，所以必須把多晶硅制作成單晶硅，這個過程可以形象地稱作拉單晶(Crystal Pulling)。將高純度的多晶硅碾碎，放入石英坩堝，加高溫到1400C，注意反應(yīng)的環(huán)境是高純度的惰性氣體氬(Ar)。精確的控制溫度，單晶硅就隨著晶種被拉出來了。第7頁，共49頁，2022年，5月20日，1點40分，星期二Crystal Pulling 2第8頁，共49頁，2022年，5月20日，1點40分，星期二Crystal Pu

4、lling 3制作完畢的單晶硅按照半徑的大小來區(qū)分，目前正在使用的有：150mm(6)200mm(8)300mm(12)正在發(fā)展的有：400mm(16)第9頁，共49頁，2022年，5月20日，1點40分，星期二1.3 晶園切片Wafer Slicing單晶硅具有統(tǒng)一的晶向，在把單晶硅切割成單個晶園(Wafer)的時候，首先要在單晶硅錠上做個記號來標識這個晶向。通常標識該晶向的記號就是所謂Flat或者Notch (平邊、凹槽)。第10頁，共49頁，2022年，5月20日，1點40分，星期二6 Wafer6的晶園通常采用所謂“平邊”的方法來標識晶向。8 Wafer8的晶園采用Notch。12,

5、16, Wafer采用Notch，為什么呢？猜想。第11頁，共49頁，2022年，5月20日，1點40分，星期二1.4 晶園拋光Lapping & Polishing切片結(jié)束之后，真正成型的晶園誕生。此時需要對晶園的表面進行一些處理拋光。主要的步驟有以下幾步：機械研磨(使用氧化鋁顆粒)蝕刻清洗(使用硝酸、醋酸、氫氧化鈉)Wafer拋光(化學機械研磨，使用硅土粉)表面清洗(氨水、過氧化氫、去離子水)第12頁，共49頁，2022年，5月20日，1點40分，星期二1.5 晶園外延生長Wafer Epitaxial Processing經(jīng)過拋光，晶園表面變得非常平整，但是這個時候還不能交付使用。半導體

6、工業(yè)使用的晶園并不是純粹的硅晶園，而是經(jīng)過摻雜了的N型或者P型硅晶園。這是一套非常復雜的工藝，用到很多不同種類的化學藥品。做完這一步，晶園才可以交付到半導體芯片制作工廠。第13頁，共49頁，2022年，5月20日，1點40分，星期二第2部分芯片制作第14頁，共49頁，2022年，5月20日，1點40分，星期二2.1 氧化層生長Oxidation Layering氧化層生長就是在晶園表面生長出一層二氧化硅。這個反應(yīng)需要在1000C左右的高純氧氣環(huán)境中進行。第15頁，共49頁，2022年，5月20日，1點40分，星期二2.2 有關(guān)Photo什么是Photo？所謂Photo就是照相，將光罩的圖形傳送

7、到晶園上面去。Photo的機器成本在半導制程中，Photo是非常重要的一個環(huán)節(jié)，從整個半導體芯片制造工廠的機器成本來看，有近一半都來自Photo。Photo是半導體制程最主要的瓶頸Photo制約了半導體器件線寬。第16頁，共49頁，2022年，5月20日，1點40分，星期二光罩制作Mask CreationPhoto的工作和照相類似，它所使用的“底片”就是光罩，即Mask，通常也被稱為Reticle。光罩就是一塊玻璃板，上面由鉻(Cr)組成圖形，例如線條、孔等等。制作光罩需要用到Laser Writer或者E-beam這樣的機器，非常昂貴(這一部分不算入Photo的機臺成本)，一般需要專門的光

8、罩廠來制作。光罩上的圖形信息由CAD直接給出，這些CAD的信息(即半導體芯片的設(shè)計)由Design House提供。第17頁，共49頁，2022年，5月20日，1點40分，星期二2.3 Photo的具體步驟光刻膠涂布Photo Resist Coating 曝光Stepper/Scanner Exposure顯影和烘烤Develop & Bake第18頁，共49頁，2022年，5月20日，1點40分，星期二光阻涂布Photo Resist Coating在Photo，晶園的第一部操作就是涂光阻。光阻是臺灣的翻譯方法，大陸這邊通常翻譯成光刻膠。光阻涂布的機臺叫做Track，由TEL公司提供。第1

9、9頁，共49頁，2022年，5月20日，1點40分，星期二光阻涂布的是否均勻直接影響到將來線寬的穩(wěn)定性。光阻分為兩種：正光阻和負光阻。一般而言通常使用正光阻。只有少數(shù)層次采用負光阻。第20頁，共49頁，2022年，5月20日，1點40分，星期二曝光Exposure曝光動作的目的是將光罩上的圖形傳送到晶園上。0.13um，0.18um就是這樣做出來的。曝光所采用的機臺有兩種：Stepper和Scanner。第21頁，共49頁，2022年，5月20日，1點40分，星期二左圖是當今市場占有率最高的ASML曝光機。第22頁，共49頁，2022年，5月20日，1點40分，星期二Stepper和Scann

10、er的區(qū)別步進式和掃描式按照所使用光源來區(qū)分曝光機g-Line 436nmh-Line 405nmi-Line 365nmKrF 248nmArF 193nmX-Ray (Maybe Not Use)第23頁，共49頁，2022年，5月20日，1點40分，星期二顯影和烘烤Develop & Bake曝光完畢之后，晶園送回Track進行顯影，洗掉被曝過光的光阻。然后再進行烘烤，使沒有被洗掉的光阻變得比較堅硬而不至于在下一步蝕刻的時候被破壞掉。第24頁，共49頁，2022年，5月20日，1點40分，星期二2.4 酸蝕刻Acid Etch將沒有被光阻覆蓋的薄膜腐蝕掉，是酸蝕刻的主要任務(wù)。蝕刻完畢之后

11、，再將光阻洗去。第25頁，共49頁，2022年，5月20日，1點40分，星期二酸蝕刻要使用到多種酸劑，例如：腐蝕SiO2需要用氫氟酸(劇毒無比的東東)；去除光阻需要用到硫酸。第26頁，共49頁，2022年，5月20日，1點40分，星期二2.5 清洗甩干Spin Rinse Dry晶園本質(zhì)上是一種類似于玻璃的東西，很脆、易碎。任何碰撞都將導致晶園碎裂，所以在半導體廠使用真空吸盤來抓取晶園。但是即便如此，在防止了晶園碎裂導致的細小顆粒之后。仍然必須對晶園做經(jīng)常性的清洗，以防止細小顆粒殘留在晶園的表面上。第27頁，共49頁，2022年，5月20日，1點40分，星期二幾乎在每一步的操作后，都需要對晶園

12、進行清洗。清洗晶園采用的物質(zhì)通常是：DI Water (去離子水) 用于清洗。高純度的氮氣，用于吹干晶園。第28頁，共49頁，2022年，5月20日，1點40分，星期二2.6 等離子體浴Ashing等離子體浴通常在蝕刻之后去除殘留在晶園表面的光阻。第29頁，共49頁，2022年，5月20日，1點40分，星期二對于不同層次的光阻移除，采用的等離子體是不一樣的。例如：硅、硅化物、金屬導線等等。另外，在去除光阻止后，通常還需要有一步清洗，以保證晶園表面的潔凈度。第30頁，共49頁，2022年，5月20日，1點40分，星期二2.7 金屬蝕刻Metal Etch金屬蝕刻用于制作芯片中的金屬導線。導線的形

13、狀由Photo制作出來。這部分工作也使用等離子體完成。第31頁，共49頁，2022年，5月20日，1點40分，星期二2.8 薄膜生長金屬沉積Metal Deposition銅制程沉積Copper Deposition化學氣相沉積Chemical Vapor Deposition第32頁，共49頁，2022年，5月20日，1點40分，星期二Metal Deposition一般來說，采用Physical Vapor Deposition (PVD；物理氣相沉積)的方法制作金屬薄膜。這里面的金屬薄膜包括：Aluminum(鋁), Gold (金) and Tungsten(鎢)。 第33頁，共49頁

14、，2022年，5月20日，1點40分，星期二金屬層用于在半導體元器件中制造通路，當然，離不開Photo的配合。第34頁，共49頁，2022年，5月20日，1點40分，星期二Copper Deposition通常，半導體器件中的導線采用的是鋁。銅導線比鋁導線具有更多的優(yōu)越性。銅導線電阻比鋁導線小40%，這樣采用銅導線的器件要快15%。銅導線不易因為ESD而導致器件破壞。它能夠承受更強的電流。第35頁，共49頁，2022年，5月20日，1點40分，星期二采用銅導線的困難：當銅和硅接觸的時候，會在硅中發(fā)生非?？焖俚臄U散。這種擴散還將改變制作在硅上面半導體三極管的電學特性，導致三極管失效。IBM最終克

15、服了這些困難(Damascene)：采用先做絕緣層，再做銅導線層的方法解決擴散問題。在制作銅導線層的時候，IBM采用一種銅的多晶體，進一步限制銅在硅中的擴散。第36頁，共49頁，2022年，5月20日，1點40分，星期二第37頁，共49頁，2022年，5月20日，1點40分，星期二Chemical Vapor Deposition化學氣相沉積(CVD)，和PVD相比較，主要是在沉寂薄膜的時候還伴隨著化學反應(yīng)的發(fā)生。針對不同的薄膜，要采用不同的化學物質(zhì)來做化學氣相沉積。第38頁，共49頁，2022年，5月20日，1點40分，星期二2.9 離子注入Ion Implant和前述的制程不一樣，離子注入

16、不制作出新的層次，它僅僅改變晶園上某個區(qū)域的電學特性。變?yōu)镻型或者N型半導體。第39頁，共49頁，2022年，5月20日，1點40分，星期二離子注入制造PN結(jié)，半導體中最基本的單位。改善三極管集電極和發(fā)射極之間的導通性。第40頁，共49頁，2022年，5月20日，1點40分，星期二2.10 總覽制作過程芯片是一層一層做出來的：元器件、導線、連接孔、第41頁，共49頁，2022年，5月20日，1點40分，星期二第42頁，共49頁，2022年，5月20日，1點40分，星期二第3部分后封裝第43頁，共49頁，2022年，5月20日，1點40分，星期二3.1 電性測試Probe Test電性測試半導體

17、芯片制作工廠交付使用的產(chǎn)品是晶園本身。在出貨之前，需要對晶園上的每一個芯片做電性測試。良率通常晶園上的芯片不會每一個都是可以工作的，測量所得的“可用芯片數(shù)/總芯片數(shù)”之值就是所謂“良率”(Yield)。通常只有良率達到一定值時才可以出貨。由于這種測試使用探針，所以又被稱為Probe Test (探針測試)第44頁，共49頁，2022年，5月20日，1點40分，星期二3.2 晶園切割Wafer Die Cut在晶園電性測試之后，出貨到封裝廠，后封裝的工作真正開始。封裝廠會將晶園切割成一個個小的芯片，由于在晶園上留給封裝廠切割的空間只有80um，所以這也是一項非常精細的工作。然后需要把電性不良的芯片排除在外。第45頁，共49頁，2022年，5月20日，1點40分，星期二3.3 引線Wire Bonding接著，封裝廠會在