計(jì)算機(jī)組成與結(jié)構(gòu)試題

1、計(jì)算機(jī)組成與結(jié)構(gòu)試題及答案計(jì)算機(jī)組成與結(jié)構(gòu)試題及答案15/15計(jì)算機(jī)組成與結(jié)構(gòu)試題及答案(0013)計(jì)算機(jī)組成原理復(fù)習(xí)思慮題一、單項(xiàng)選擇題1以下（）屬于應(yīng)用軟件。操作系統(tǒng)編譯系統(tǒng)連接程序文本辦理2計(jì)算機(jī)的字長(zhǎng)決定了（）。指令直接尋址能力計(jì)算機(jī)的運(yùn)算精度計(jì)算機(jī)的運(yùn)算速度計(jì)算機(jī)的高低品位3主板上高速緩沖儲(chǔ)藏器CACHE是設(shè)在（）。主存與CPU之間主存與外存之間接口板上CPU內(nèi)部4進(jìn)位計(jì)數(shù)制中的最大數(shù)是指（）。一個(gè)數(shù)贊同使用的最大數(shù)碼一個(gè)數(shù)位贊同使用的數(shù)碼個(gè)數(shù)一個(gè)固定的常數(shù)值數(shù)碼在數(shù)據(jù)中的不相同地址5相聯(lián)存貯器是按（）進(jìn)行尋址的存貯器。地址方式貨倉(cāng)方式內(nèi)容指定方式地址方式與貨倉(cāng)方式6總線(xiàn)中地址線(xiàn)的作

2、用是（）。用于選擇儲(chǔ)藏器單元用于選擇進(jìn)行信息傳輸?shù)脑O(shè)備用于選擇儲(chǔ)藏器單元及用于選擇進(jìn)行信息傳輸?shù)脑O(shè)備地址信號(hào)7某計(jì)算機(jī)字長(zhǎng)32位，其儲(chǔ)藏容量為128KB，若按字編址，那么它的尋址范圍是（）。064K016K08K032K8基址尋址方式中，操作數(shù)的有效地址等于（）。貨倉(cāng)指示器內(nèi)容加上位移量程序計(jì)數(shù)器內(nèi)容加上位移量基值存放器內(nèi)容加上位移量變址存放器內(nèi)容加上位移量9當(dāng)前大多數(shù)集成電路生產(chǎn)中，所采用的基本資料為（）。單晶硅非晶硅銻化鉬硫化鎘10CRT的分辨率為10241024像素，像素顏色數(shù)為512，則刷新儲(chǔ)藏器容量是（）。256KB512KB2MB1MB11CPU內(nèi)由好多部件組成，其核心部件是（）。

3、累加存放器算術(shù)運(yùn)算部件ALU部件多路開(kāi)關(guān)12用某個(gè)存放器中操作數(shù)的尋址方式稱(chēng)為（）尋址。直接間接存放器直接存放器間接13.二級(jí)高速緩沖儲(chǔ)藏器CACHE是設(shè)在（）。主存與CPU之間主存與外存之間接口板上CPU內(nèi)部主-輔儲(chǔ)藏器的目的是（）。解決CPU和主存之間的速度般配問(wèn)題擴(kuò)大主儲(chǔ)藏器的容量擴(kuò)大CPU中通用存放器的數(shù)量既擴(kuò)大主儲(chǔ)藏容量又?jǐn)U大CPU通用存放器數(shù)量15.在機(jī)器數(shù)（）中，零的表示形式是唯一的。原碼補(bǔ)碼移碼反碼16.為了便于實(shí)現(xiàn)多級(jí)中斷，保留現(xiàn)場(chǎng)信息最有效的方法是采用（）。通用存放器貨倉(cāng)儲(chǔ)藏器外存17DMA傳達(dá)是實(shí)現(xiàn)（）之間信息高速傳達(dá)的一種方式。CPU與IO接口電路內(nèi)存與外設(shè)CPU與內(nèi)存

4、內(nèi)存與內(nèi)存18磁盤(pán)轉(zhuǎn)速提高一倍，則（）。平均等待時(shí)間減小一半其存取速度也提高一倍影響查道時(shí)間存取速度不變19用補(bǔ)碼表示的定點(diǎn)小數(shù)，其表示范圍為（）。1X11X11X11X120直接、間接、馬上三種尋址方式指令的執(zhí)行速度由快到慢的次序列是（）。直接、馬上、間接直接、間接、馬上馬上、直接、間接不確定21符號(hào)不相同的兩數(shù)相減是（）。必然會(huì)產(chǎn)生溢出的可能產(chǎn)生溢出的必然不產(chǎn)生溢出以上都不是22某SRAM芯片，儲(chǔ)藏容量為64K16位，該芯片的地址線(xiàn)和數(shù)據(jù)線(xiàn)數(shù)量為（）。64，1616，1664，816，6423閃速儲(chǔ)藏器稱(chēng)為（）。光盤(pán)固態(tài)盤(pán)硬盤(pán)軟盤(pán)24指令周期是指（）。CPU從主存取出一條指令的時(shí)間CPU執(zhí)

5、行一條指令的時(shí)間CPU從主存取出一條指令加上CPU執(zhí)行這條指令的時(shí)間時(shí)鐘周期時(shí)間；25浮點(diǎn)數(shù)比定點(diǎn)小數(shù)和整數(shù)的使用（）。差不多更復(fù)雜更方便更慢26符號(hào)相同的兩數(shù)相減是（）。會(huì)產(chǎn)生溢出的是不會(huì)產(chǎn)生溢出的不用然產(chǎn)生溢出以上都不是27常用的虛假儲(chǔ)藏系統(tǒng)由（）兩級(jí)儲(chǔ)藏器組成，其中輔存是磁表面儲(chǔ)藏器。cache主存主存輔存cache輔存通用存放器主存28要用25616位的儲(chǔ)藏器芯片組成4K字節(jié)儲(chǔ)藏器，需要這樣的儲(chǔ)藏器芯片數(shù)為（2481629磁盤(pán)上的磁道是（）。記錄密度不相同的同心圓記錄密度相同的同心圓一條阿基米德螺線(xiàn)兩條阿基米德螺線(xiàn)30系統(tǒng)總線(xiàn)中地址線(xiàn)的功能是（）。選擇主存單元地址選擇進(jìn)行信息傳輸?shù)脑O(shè)備

6、選擇外存地址指定主存和I/O設(shè)備接口電路的地址31在CPU中追蹤指令后繼地址的存放器是（）。主存地址存放器程序計(jì)數(shù)器指令存放器狀態(tài)條件存放器32到此刻為止，計(jì)算機(jī)中的全部信息仍以二進(jìn)制方式表示的原因是（）。節(jié)約元件運(yùn)算速度快物理器件的性能決定信息辦理方便33儲(chǔ)藏器是計(jì)算機(jī)系統(tǒng)的記憶設(shè)備，它主要用來(lái)（）。存放數(shù)據(jù)存放程序存放數(shù)據(jù)和程序存放微程序34磁盤(pán)驅(qū)動(dòng)器向盤(pán)片磁層記錄時(shí)采用（）方式寫(xiě)入。并行串行并串行串并行35DMA方式指直接依靠硬件實(shí)現(xiàn)主機(jī)IO設(shè)備間（）數(shù)據(jù)直接傳達(dá)。軟件位成組塊36運(yùn)算器的主要功能是進(jìn)行（）運(yùn)算。邏輯算術(shù)初等函數(shù)邏輯與算術(shù)37用于對(duì)某個(gè)操作數(shù)在內(nèi)存的尋址方式稱(chēng)為（）尋址。

7、直接間接存放器直接存放器間接）。38DMA方式指直接依靠硬件實(shí)現(xiàn)主機(jī)IO設(shè)備間（）數(shù)據(jù)直接傳達(dá)。軟件位成組塊39動(dòng)向RAM刷新時(shí)間一般小于或等于（）的時(shí)間內(nèi)進(jìn)行一次。2ns2s2ms2s40發(fā)生中斷央求的條件是（）。一條指令執(zhí)行結(jié)束一次I/O操作結(jié)束機(jī)器內(nèi)部發(fā)生故障一次DMA操作結(jié)束41定點(diǎn)原碼運(yùn)算是（）。補(bǔ)碼運(yùn)算僅數(shù)值運(yùn)算數(shù)值、符號(hào)運(yùn)算后毗鄰近似二進(jìn)制運(yùn)算42下述I/O控制方式，哪一種主要由程序?qū)崿F(xiàn)（）。PPU（外面辦理機(jī)）中斷方式DMA方式通道方式二、填空題1（6525）10=（）16。2設(shè)X補(bǔ)1011，則X（真值）為。3（3C4）16（）2。寬泛使用的_和_都是半導(dǎo)體隨機(jī)讀寫(xiě)儲(chǔ)藏器,前者

8、速度快,后者速度慢。5一條指令分為和_兩部份。6沿磁盤(pán)半徑方向單位長(zhǎng)度的磁道數(shù)稱(chēng)為單位長(zhǎng)度磁道所能記錄二進(jìn)制信息的位數(shù)叫。7浮點(diǎn)數(shù)的尾數(shù)碼部份，在機(jī)器中多采用表示。貨倉(cāng)按結(jié)構(gòu)不相同,分為_(kāi)貨倉(cāng)和_貨倉(cāng)。9相聯(lián)儲(chǔ)藏器是按_接見(jiàn)的儲(chǔ)藏器，在cache中用來(lái)存放_(tái).10磁盤(pán)一般采用磁記錄方式，而磁帶一般采用磁記錄方式。11布爾代數(shù)有“與”、三種基本邏輯關(guān)系。12動(dòng)向RAM刷新一般有和_兩種。13在微程序控制器中一組實(shí)現(xiàn)必然操作功能的微命令的組合組成一條而一條機(jī)器指令的功能是由若干條組成。14設(shè)X（真值）-01001，則X補(bǔ)為。15主存與cache的地址照射有_，_，_三種方式。16中斷有軟中斷、。.

9、17AR存放器存放的是_，MDR存放器用來(lái)存放_(tái)。18完成一條指令一般分為周期和周期。19半導(dǎo)體SRAM靠_存貯信息，半導(dǎo)體DRAM則是靠_存貯信息。20重寫(xiě)型光盤(pán)分_和_兩種。21中斷向量地址是_地址。22.機(jī)器周期基本上是依照確定。23貨倉(cāng)的棧底是，貨倉(cāng)的棧頂。24一個(gè)16位的浮點(diǎn)數(shù)，階碼用6位表示，尾數(shù)用10位（含一位符號(hào)位）表示，階的基數(shù)為2，階碼用補(bǔ)碼表示，尾數(shù)用原碼表示，則其浮點(diǎn)數(shù)表示的最大值為最小正當(dāng)為。25微程序控制器是一種控制器。三、簡(jiǎn)答題1兩數(shù)的浮點(diǎn)數(shù)相加減后，為什么用階碼鑒識(shí)溢出？2寫(xiě)出浮點(diǎn)數(shù)加減運(yùn)算步驟。3簡(jiǎn)述補(bǔ)碼加減運(yùn)算溢出的三種檢測(cè)方法。4在存放器存放器型，存放器儲(chǔ)

10、藏器型和儲(chǔ)藏器儲(chǔ)藏器型三類(lèi)指令中，哪一種指令的執(zhí)行時(shí)間最長(zhǎng)？哪一種指令的執(zhí)行時(shí)間最短？為什么？5簡(jiǎn)述主儲(chǔ)藏器中動(dòng)向和靜態(tài)儲(chǔ)藏器的異同。6簡(jiǎn)述微程序與硬布線(xiàn)控制的計(jì)算機(jī)異同。7指令和數(shù)據(jù)均以二進(jìn)制代碼形式放在主存中，請(qǐng)問(wèn)CPU如何差別它們是指令還是數(shù)據(jù)？8簡(jiǎn)述補(bǔ)碼運(yùn)算與原碼運(yùn)算的不相同。9簡(jiǎn)述激光打印機(jī)工作原理。10簡(jiǎn)述中斷辦理步驟。11操作數(shù)的編址方式有哪些？12簡(jiǎn)述DMA方式和程序中斷方式差別13一個(gè)計(jì)算機(jī)系統(tǒng)中的總線(xiàn)，大體分為哪幾類(lèi)。14簡(jiǎn)述計(jì)算機(jī)CPU流水線(xiàn)工作原理及流水線(xiàn)擁塞原因，并舉三個(gè)因素解析。15外面設(shè)備的I/O控制分哪幾類(lèi)？。16簡(jiǎn)述硬盤(pán)頭盤(pán)組件密封原因。17CPU內(nèi)部有哪些部

11、件組成？其功能是什么？18簡(jiǎn)述CRT對(duì)一屏字符（字符顯示窗口815,字符點(diǎn)陣78，一屏字符為8025個(gè)字）工作原理。19簡(jiǎn)述貨倉(cāng)的作用。20DRAM儲(chǔ)藏器采用何種方式刷新？有哪幾種常用的刷新方式？四、計(jì)算題1已知x=-0.01111y=+0.11001用補(bǔ)碼計(jì)算x補(bǔ)，-x補(bǔ)，y補(bǔ)，-y補(bǔ)，x+y,x-y。2求十進(jìn)制數(shù)-113的原碼表示，反碼表示，補(bǔ)碼表示和移碼表示（用8位二進(jìn)制表示，并設(shè)最高位為符號(hào)位，真值為7位）。3機(jī)器數(shù)字長(zhǎng)為8位（含1位符號(hào)位），當(dāng)X=-100（十進(jìn)制）時(shí)，其對(duì)應(yīng)的二進(jìn)制表示，寫(xiě)出(X)原表示及(X)補(bǔ)表示。4某硬盤(pán)內(nèi)有10片盤(pán)片，每盤(pán)片有2個(gè)記錄面，每個(gè)記錄面有6000

12、磁道，每道分為32個(gè)扇區(qū)，每扇區(qū)512字節(jié)，磁盤(pán)轉(zhuǎn)速5400轉(zhuǎn)/分，求硬盤(pán)內(nèi)有多少個(gè)儲(chǔ)藏面，有多少個(gè)柱面，硬盤(pán)的儲(chǔ)藏容量是多少，數(shù)據(jù)傳輸率是多少。5設(shè)計(jì)算機(jī)的儲(chǔ)藏器為6464位，直接地址映像的cache容量為2字，每塊4字，問(wèn)：cache地址的標(biāo)志字段、塊號(hào)和塊內(nèi)地點(diǎn)字段分別有多少位？cache中可裝入多少塊數(shù)據(jù)？6設(shè)有一個(gè)擁有20位地址和32位字長(zhǎng)的儲(chǔ)藏器，問(wèn)：(1)該儲(chǔ)藏器能儲(chǔ)藏多少個(gè)字節(jié)的信息？若是儲(chǔ)藏器由256k8位的SRAM芯片組成，需多少片？(3)需多少位地址作芯片選擇？7用16K16位的SRAM芯片組成64K32位的儲(chǔ)藏器。要求畫(huà)出該儲(chǔ)藏器的組成邏輯框圖。8計(jì)算機(jī)系統(tǒng)的內(nèi)儲(chǔ)藏器由

13、cache和主存組成，cache的存取周期為50納秒，主存的存取周期為400納秒。已知在一段給定的時(shí)間內(nèi)，CPU接見(jiàn)了cache的1、3、5、7、3、4、6塊，接見(jiàn)了主存1003、1004、1005地址。問(wèn)：(1)cache的命中率是多少？(2)CPU接見(jiàn)內(nèi)存的平均時(shí)間是多少納秒？9某機(jī)字長(zhǎng)16位，定位表示，尾數(shù)15位，數(shù)符1位，問(wèn)：定點(diǎn)原碼整數(shù)表示時(shí)，最大正數(shù)是多少？最大負(fù)數(shù)是多少？定點(diǎn)原碼小數(shù)表示時(shí)，最大正數(shù)是多少？最大負(fù)數(shù)是多少？10已知某機(jī)采用微程序控制方式，其儲(chǔ)藏器容量為51264（位），微程序在整個(gè)控制存儲(chǔ)器中實(shí)現(xiàn)轉(zhuǎn)移，可控制微程序的條件共4個(gè)，微指令采用水平型格式，后繼微指令地址

14、采用判斷方式。畫(huà)出微指令采用水平型格式，微指令中的三個(gè)字段分別應(yīng)多少位？畫(huà)出對(duì)應(yīng)這種微指令格式的微程序控制器邏輯框圖。11機(jī)器數(shù)字長(zhǎng)為8位（含1位符號(hào)位），若機(jī)器數(shù)為FF（十六進(jìn)制），當(dāng)它分別表示原碼、補(bǔ)碼、反碼和移碼時(shí)，等價(jià)的十進(jìn)制整數(shù)分別是多少？12某機(jī)器有5級(jí)中斷L0L4,中斷響應(yīng)次序L0最高，L4最低，現(xiàn)改為中斷辦理次序從高到低為L(zhǎng)0、L3、L4、L1、L2，問(wèn)：(1)各級(jí)中斷辦理程序的中斷級(jí)障蔽值如何設(shè)置。(2)5級(jí)中斷同時(shí)發(fā)出中斷央求，按更正后次序畫(huà)出進(jìn)入各級(jí)中斷辦理程序的過(guò)程表示圖。(0013)計(jì)算機(jī)組成原理復(fù)習(xí)思慮題答案一單項(xiàng)選擇題12345678910111213141516

15、1718192021222324252627282930313233343536373839404142二填空題二填空題答案：1；41.012；-0.1013；111100.014；SRAM，DRAM5；操作碼，地址碼6；道密度,位密度7；補(bǔ)碼8；存放器，儲(chǔ)藏器9；內(nèi)容，部分主存內(nèi)容10；隨機(jī)，次序11；或,非12；集中、分布刷新13；微指令14；1.011115；直接相聯(lián)、組相聯(lián)、全相聯(lián)16；內(nèi)中斷,外中斷17；地址、數(shù)據(jù)18；取指令、執(zhí)行19；觸發(fā)器mos電容20；磁光型、相變型21；中斷服務(wù)程序入口22；微操作時(shí)間23；棧底不變，棧頂可變24；+232（1-2-10）、+24225；軟件

16、三簡(jiǎn)答題見(jiàn)教材。四計(jì)算題1.解：X補(bǔ)=1.10001-X補(bǔ)=0.01111Y補(bǔ)=0.11001-Y補(bǔ)=1.00111X+Y=+0.01010X-Y結(jié)果發(fā)生溢出2，4儲(chǔ)藏面=20個(gè)記錄面柱面=6000硬盤(pán)的儲(chǔ)藏容量=32*6000*32*512B數(shù)據(jù)傳輸率=(5400/60)*(32*512)B/s5位,9位,2位512塊。4MB16片（3）2位地址線(xiàn)作芯片片選選擇所需芯片總數(shù)（64K32）（16K16）=8片因此儲(chǔ)藏器可分為4個(gè)模塊，每個(gè)模塊16K32位，各模塊經(jīng)過(guò)A15、A14進(jìn)行2：4譯碼。8(1)0.7；(2)190ns9.(1)+215-1、-1；(2)+(1-2-15)、-2-15。

17、10.(1)51、4、9位；(2)見(jiàn)教材。原碼-127、補(bǔ)碼-1、反碼0和移碼+1見(jiàn)教材。試卷A一、填空題：（每空1分，共15分）1、原碼一位乘法中，符號(hào)位與數(shù)值位（），運(yùn)算結(jié)果的符號(hào)位等于（）。2、碼值80H：若表示真值0，則為（）碼；若表示真值128，則為（）碼。3、微指令格式分為（）型微指令和（）型微指令，其中，前者的并行操作能力比后者強(qiáng)。4、在多級(jí)儲(chǔ)藏系統(tǒng)中，Cache儲(chǔ)藏器的主要功能是（）。5、在以下常用術(shù)語(yǔ)后邊，寫(xiě)出相應(yīng)的中文名稱(chēng)：VLSI(),RISC(),DMA(),DRAM()。6、為了實(shí)現(xiàn)CPU對(duì)主儲(chǔ)藏器的讀寫(xiě)接見(jiàn)，它們之間的連線(xiàn)按功能劃分應(yīng)當(dāng)包括（），（）（）。7、從計(jì)算

18、機(jī)系統(tǒng)結(jié)構(gòu)的發(fā)展和演變看，近代計(jì)算機(jī)是以（）為中心的系統(tǒng)結(jié)構(gòu)。二、單項(xiàng)選擇題：（每題2分，共40分）1、存放器間接尋址方式中，操作數(shù)處于（）中。A、通用存放器B、主存C、程序計(jì)數(shù)器D、貨倉(cāng)2、CPU是指（）。A、運(yùn)算器B、控制器C、運(yùn)算器和控制器D、運(yùn)算器、控制器和主存3、若一臺(tái)計(jì)算機(jī)的字長(zhǎng)為2個(gè)字節(jié)，則表示該機(jī)器（）。A、能辦理的數(shù)值最大為2位十進(jìn)制數(shù)。B、能辦理的數(shù)值最多由2位二進(jìn)制數(shù)組成。C、在CPU中能夠作為一個(gè)整體加以辦理的二進(jìn)制代碼為16位。D、在CPU中運(yùn)算的結(jié)果最大為2的16次方4、在浮點(diǎn)數(shù)編碼表示中，（）在機(jī)器數(shù)中不出現(xiàn)，是隱含的。A、基數(shù)B、尾數(shù)C、符號(hào)D、階碼5、控制器的

19、功能是（）。A、產(chǎn)生時(shí)序信號(hào)B、從主存取出一條指令C、完成指令操作碼譯碼D、從主存取出指令，完成指令操作碼譯碼，并產(chǎn)生有關(guān)的操作控制信號(hào)，以講解執(zhí)行該指令。6、虛假儲(chǔ)藏器能夠?qū)崿F(xiàn)（）。A、提高主儲(chǔ)藏器的存取速度B、擴(kuò)大主儲(chǔ)藏器的儲(chǔ)藏空間，并能進(jìn)行自動(dòng)管理和調(diào)換C、提高外儲(chǔ)藏器的存取周期D、擴(kuò)大外儲(chǔ)藏器的儲(chǔ)藏空間7、32個(gè)漢字的機(jī)內(nèi)碼需要（）。A、8字節(jié)B、64字節(jié)C、32字節(jié)D、16字節(jié)8、相聯(lián)儲(chǔ)藏器是按（）進(jìn)行尋址的儲(chǔ)藏器。A、地址指定方式B、貨倉(cāng)指定方式C、內(nèi)容指定方式D、地址指定方式與貨倉(cāng)儲(chǔ)藏方式結(jié)合9、狀態(tài)存放器用來(lái)存放（）。A、算術(shù)運(yùn)算結(jié)果B、邏輯運(yùn)算結(jié)果C、運(yùn)算種類(lèi)D、算術(shù)邏輯運(yùn)算

20、指令及測(cè)試指令的結(jié)果狀態(tài)10、在機(jī)器數(shù)（）中，零的表示形式是唯一的。A、原碼B、補(bǔ)碼C、補(bǔ)碼和移碼D、原碼和反碼11、計(jì)算機(jī)的儲(chǔ)藏器采用分級(jí)方式是為了（）。A、減少主機(jī)箱的體積B、解決容量、價(jià)格、速度三者之間的矛盾C、保留大量數(shù)據(jù)方便D、操作方便12、有關(guān)Cache的說(shuō)法正確的選項(xiàng)是（）。A、只幸虧CPU之外B、CPU內(nèi)外都能夠設(shè)置CacheC、只幸虧CPU以?xún)?nèi)D、若存在Cache，CPU就不能夠再接見(jiàn)主存13、在定點(diǎn)二進(jìn)制運(yùn)算中，減法運(yùn)算一般經(jīng)過(guò)（）來(lái)實(shí)現(xiàn)。A、原碼運(yùn)算的二進(jìn)制減法器B、補(bǔ)碼運(yùn)算的二進(jìn)制減法器C、補(bǔ)碼運(yùn)算的十進(jìn)制加法器D、補(bǔ)碼運(yùn)算的二進(jìn)制加法器14、貨倉(cāng)常用于（）。A、數(shù)據(jù)移

21、位B、程序轉(zhuǎn)移C、保護(hù)程序現(xiàn)場(chǎng)D、輸入、輸出15、計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu)從內(nèi)到外依次為（）。A、硬件系統(tǒng)、系統(tǒng)軟件、應(yīng)用軟件B、系統(tǒng)軟件、硬件系統(tǒng)、應(yīng)用軟件C、系統(tǒng)軟件、應(yīng)用軟件、硬件系統(tǒng)D、應(yīng)用軟件、硬件系統(tǒng)、系統(tǒng)軟件16、一個(gè)指令周期平時(shí)由（）組成。A、若干個(gè)節(jié)拍B、若干個(gè)時(shí)鐘周期C、若干個(gè)工作脈沖D、若干個(gè)機(jī)器周期17、在計(jì)算機(jī)系統(tǒng)中，表征系統(tǒng)運(yùn)行狀態(tài)的部件是（）。A、程序計(jì)數(shù)器B、累加計(jì)數(shù)器C、中斷計(jì)數(shù)器D、程序狀態(tài)字18、某虛假儲(chǔ)藏器采用頁(yè)式內(nèi)存管理，使用LRU頁(yè)面代替算法，考慮下面的頁(yè)面接看法址流（每次接見(jiàn)在一個(gè)時(shí)間單位中完成），1、8、1、7、8、2、7、2、1、8、3、8、2、1

22、、3、1、7、1、3、7。假設(shè)內(nèi)存容量為4個(gè)頁(yè)面，開(kāi)始時(shí)為空的，則頁(yè)面無(wú)效次數(shù)是（）。A、4B、5C、6D、719、某一SRAM芯片，其容量是10248位，除電源和接地端外，該芯片引腳的最小數(shù)量是（）。A、20B、22C、25D、3020、下面尾數(shù)（1位符號(hào)位）的表示中，不是規(guī)格化尾數(shù)的是（）。三、簡(jiǎn)答題：（每題5分，共10分）1、Cache與主存之間的地址映像方法有哪幾種？各有何特點(diǎn)？2、DRAM儲(chǔ)藏器為什么要刷新？有哪幾種常用的刷新方法？四、綜合題：（共35分）1、（本題7分）某機(jī)采用微程序控制器，其微程序控制器有18種微操作命令（采用直接控制法，即水平型微指令），有8個(gè)轉(zhuǎn)移控制狀態(tài)（采用

23、譯碼形式），微指令格式中的下址字段7位。該機(jī)機(jī)器指令系統(tǒng)采用4位定長(zhǎng)操作碼，平均每條指令由7條微指令組成。問(wèn)：（1）該微指令的格式中，操作控制字段和鑒識(shí)測(cè)試字段各有幾位？控存的容量是多少（字?jǐn)?shù)字長(zhǎng)）？（4分）（2）該機(jī)指令系統(tǒng)共有多少條指令？需要多少容量的控存？上述的控存可否合適？（3分）操作控制字段鑒識(shí)測(cè)試字段下址字段2、（本題12分）設(shè)浮點(diǎn)數(shù)的格式為：階碼4位，包括一位符號(hào)位，尾數(shù)5位，包括一位符號(hào)位，階碼和尾數(shù)均用補(bǔ)碼表示，排列次序?yàn)椋弘A符（1位）階碼（3位）數(shù)符（1位）尾數(shù)（4位）則按上述浮點(diǎn)數(shù)的格式：（1）若（X）10=22/64，（Y）10=2.75，則求X和Y的規(guī)格化浮點(diǎn)數(shù)表示形

24、式。（6分）（2）求X+Y浮（要求用補(bǔ)碼計(jì)算，列出計(jì)算步驟）（6分）3、（本題共16分）某機(jī)字長(zhǎng)8位，CPU地址總線(xiàn)16位，數(shù)據(jù)總線(xiàn)8位，儲(chǔ)藏器按字節(jié)編址，CPU的控制信號(hào)線(xiàn)有：MREQ#（儲(chǔ)藏器接見(jiàn)央求，低電平有效），R/W#（讀寫(xiě)控制，低電平為寫(xiě)信號(hào)，高電平為讀信號(hào)）。試問(wèn)：（1）若該機(jī)主存采用16K1位的DRAM芯片（內(nèi)部為128128陣列）組成最大主存空間，則共需多少個(gè)芯片？若采用異步刷新方式，單元刷新周期為2ms，則刷新信號(hào)的周期為多少時(shí)間？刷新用的行地址為幾位？（6分）（2）若為該機(jī)裝備2K8位的Cache，每塊8字節(jié)，采用2路組相聯(lián)映像，試寫(xiě)出對(duì)主存地址各個(gè)字段的劃分（標(biāo)出各個(gè)字

25、段的位數(shù)）；若主存地址為3280H，則該地址可映像到Cache的哪一組？（4分）（3）若用4個(gè)8K4位的SRAM芯片和2個(gè)4K8位的SRAM芯片形成24K8位的連續(xù)RAM儲(chǔ)藏地域，初步地址為0000H，假設(shè)SRAM芯片有CS#（片選，低電平有效）和WE#（寫(xiě)使能，低電平有效）信號(hào)控制端。試畫(huà)出SRAM與CPU的連接圖，在圖上標(biāo)清楚地址譯碼連接，數(shù)據(jù)線(xiàn)、地址線(xiàn)、控制線(xiàn)連接。（6分）試卷B一、單項(xiàng)選擇題：（每題1分，共20分）1、當(dāng)前我們所說(shuō)的個(gè)人臺(tái)式商用機(jī)屬于。A、巨型機(jī)B、中型機(jī)C、小型機(jī)D、微型機(jī)2、以下數(shù)中最大的數(shù)是。8C、（98）16D、（152）103、在小型或微型計(jì)算機(jī)里，寬泛采用的

26、字符編碼是。A、BCD碼B、16進(jìn)制C、格雷碼D、ASC碼4、在以下機(jī)器數(shù)中，零的表示形式是唯一的。A、原碼B、補(bǔ)碼C、反碼D、原碼和反碼5、設(shè)X補(bǔ)=1.x1x2x3x4,當(dāng)滿(mǎn)足時(shí)，X-1/2建立。A、x1必定為1，x2x3x4最少有一個(gè)為1B、x1必定為1，x2x3x4任意C、x1必定為0，x2x3x4最少有一個(gè)為1D、x1必定為0，x2x3x4任意6、假設(shè)以下字符碼中有奇偶校驗(yàn)位，但沒(méi)有數(shù)據(jù)錯(cuò)誤，采用偶校驗(yàn)的字符碼是。7、在CPU中，追蹤后繼指令地址的存放器是。A、指令存放器B、程序計(jì)數(shù)器C、地址存放器D、狀態(tài)條件存放器8、EPROM是指。A、讀寫(xiě)儲(chǔ)藏器B、只讀儲(chǔ)藏器C、可編程的只讀儲(chǔ)藏器

27、D、光擦除可編程的只讀儲(chǔ)藏器9、貨倉(cāng)尋址方式中，設(shè)A為累加器，SP為貨倉(cāng)指示器，MSP為SP指示的棧頂單元。若是進(jìn)棧操作的動(dòng)作次序是（A）MSP，(SP)1SP。那么出棧操作的動(dòng)作次序應(yīng)為。A、(MSP)A，(SP)+1SPB、(MSP)A，（SP）1SPC、(SP1)SP，(MSP)AD、(SP)+1SP，(MSP)A10、下面尾數(shù)（1位符號(hào)位）的表示中，不是規(guī)格化的尾數(shù)的是。11、在主存和CPU之間增加cache儲(chǔ)藏器的目的是。A、增加內(nèi)存容量B、提高內(nèi)存可靠性C、解決CPU和主存之間的速度般配問(wèn)題D、增加內(nèi)存容量，同時(shí)加快存取速度12、CPU主要包括。A、控制器B、控制器、運(yùn)算器、cac

28、heC、運(yùn)算器和主存D、控制器、ALU和主存13、設(shè)變址存放器為X，形式地址為D，（X）表示存放器X的內(nèi)容，變址尋址方式的有效地址為。A、EA=(X)+DB、EA=(X)+(D)C、EA=(X)+D)D、EA=(X)+(D)14、信息只用一條傳輸線(xiàn)，且采用脈沖傳輸?shù)姆绞椒Q(chēng)為。A、串行傳輸B、并行傳輸C、并串行傳輸D、分時(shí)傳輸15、下述I/O控制方式中，主要由程序?qū)崿F(xiàn)的是。A、PPU(外面辦理機(jī))方式B、中斷方式C、DMA方式D、通道方式16、系統(tǒng)總線(xiàn)中地址線(xiàn)的功能是。A、用于選擇主存單元地址B、用于選擇進(jìn)行信息傳輸?shù)脑O(shè)備C、用于選擇外存地址D、用于指定主存和I/O設(shè)備接口電路的地址17、CRT

29、的分辨率額為10241024，顏色深度為8位，則刷新儲(chǔ)藏器的儲(chǔ)藏容量是。A、2MBB、1MBC、8MBD、1024B18、設(shè)存放器位數(shù)為8位，機(jī)器數(shù)采用補(bǔ)碼形式（含一位符號(hào)位）。對(duì)應(yīng)于十進(jìn)制數(shù)-27，存放器內(nèi)為。A、27HB、9BHC、E5HD、5AH19、依照國(guó)標(biāo)規(guī)定，每個(gè)漢字在計(jì)算機(jī)內(nèi)占用儲(chǔ)藏。A、一個(gè)字節(jié)B、二個(gè)字節(jié)C、三個(gè)字節(jié)D、四個(gè)字節(jié)20、某一SRAM芯片，其容量為5128位，考慮電源端和接地端，該芯片引出線(xiàn)的最小數(shù)目應(yīng)為。A、23B、25C、50D、19二、填空題：（每空1分，共20分）1、設(shè)X=0.1011，則X補(bǔ)為。2、漢字的、是計(jì)算機(jī)用于漢字輸入、內(nèi)部辦理、輸出三種不相同用

30、途的編碼。3、數(shù)控機(jī)床是計(jì)算機(jī)在方面的應(yīng)用，郵局把信件自動(dòng)分揀是在計(jì)算機(jī)方面的應(yīng)用。4、計(jì)算機(jī)軟件一般分為和兩大類(lèi)。5、RISC的中文含義是；CISC的中文含義是。6、對(duì)動(dòng)向儲(chǔ)藏器的刷新有兩種方式，它們是和。7、機(jī)器字長(zhǎng)16位，表示浮點(diǎn)數(shù)時(shí)，階碼6位（階符1位），尾數(shù)10位（數(shù)符1位），則浮點(diǎn)補(bǔ)碼表示時(shí)，最大浮點(diǎn)數(shù)是，絕對(duì)值最小的非0的正數(shù)是。8、在儲(chǔ)藏系統(tǒng)的Cache與主存層次結(jié)構(gòu)中，常會(huì)發(fā)生數(shù)據(jù)代替問(wèn)題，此時(shí)我們較常使用的代替算法有和等。9、一條指令實(shí)質(zhì)上包括兩種信息即和。10、依照總線(xiàn)仲裁電路的地址不相同，可分為仲裁和仲裁。三、簡(jiǎn)答題：（每題5分，共15分）1、CPU中有哪些主要存放器？

31、簡(jiǎn)述這些存放器的功能。2、RISC機(jī)器擁有什么優(yōu)點(diǎn)，試簡(jiǎn)單論述。3、計(jì)算機(jī)儲(chǔ)藏系統(tǒng)分那幾個(gè)層次？每一層次主要采用什么儲(chǔ)藏介質(zhì)？其儲(chǔ)藏容量和存取速度的相對(duì)值如何變化？四、綜合題：（共45分）1、求十進(jìn)制數(shù)123的原碼表示，反碼表示，補(bǔ)碼表示和移碼表示（用8位二進(jìn)制表示，并設(shè)最高位為符號(hào)位，真值為7位）。（本題8分）2、基址存放器的內(nèi)容為3000H，變址存放器的內(nèi)容為02B0H，指令的地址碼為002BH，程序計(jì)數(shù)器（存放當(dāng)前正在執(zhí)行的指令的地址）的內(nèi)容為4500H，且儲(chǔ)藏器內(nèi)存放的內(nèi)容如下：地址內(nèi)容002BH3500H302BH3500H32B0H5600H32DBH2800H3500H2600H

32、452BH2500H（1）、若采用基址尋址方式，則取出的操作數(shù)是什么？（2）、若采用變址尋址（考慮基址）方式，取出的操作數(shù)是什么？（3）、若采用馬上尋址方式，取出的操作數(shù)是什么？（4）、若采用儲(chǔ)藏器間接尋址（不考慮基址）方式，取出的操作數(shù)是什么？（5）、若相對(duì)尋址用于轉(zhuǎn)移指令，則轉(zhuǎn)移地址是多少？（本題10分）3、現(xiàn)有SRAM芯片容量為2K4位，試用此芯片組成8K8位的儲(chǔ)藏器，（1）、共需要多少這樣的芯片？（2）、要接見(jiàn)此儲(chǔ)藏器最少需要多少條地址線(xiàn)？其中片內(nèi)尋址需幾條？（本題6分）4、某雙面磁盤(pán)，每面有220道，已知磁盤(pán)轉(zhuǎn)速r=3000轉(zhuǎn)/分。數(shù)據(jù)傳輸率為175000B/s。求磁盤(pán)總?cè)萘俊＃ū绢}

33、6分）5、設(shè)浮點(diǎn)數(shù)x=20110.101100，y=2010(0.011010)（1）、計(jì)算x+y；（階碼與尾數(shù)均用補(bǔ)碼運(yùn)算）。（2）、計(jì)算xy；（階碼用補(bǔ)碼運(yùn)算，尾數(shù)用原碼一位乘）。（本題15分）自測(cè)試卷A參照答案一、填空題（每空1分，共15分）1、分開(kāi)計(jì)算，相乘兩數(shù)符號(hào)位的異或值。2、移，補(bǔ)3、水平，垂直4、般配CPU和主存之間的速度5、超大規(guī)模集成電路，精簡(jiǎn)指令系統(tǒng)計(jì)算機(jī)，直接儲(chǔ)藏器存?。ń右?jiàn)），動(dòng)向隨機(jī)讀寫(xiě)存儲(chǔ)器。6、地址總線(xiàn)，數(shù)據(jù)總線(xiàn)，讀寫(xiě)控制線(xiàn)7、儲(chǔ)藏器二、單項(xiàng)選擇題（每題2分，共40分）1、b2、c3、c4、a5、d6、b7、b8、c9、d10、c11、b12、b13、d14、c

34、15、a16、d17、d18、c19、a20、d三、簡(jiǎn)答題（每題5分，共10分）1、映像方式有直接映像，全相聯(lián)映像，組相聯(lián)映像三種。直接映像是每個(gè)主存塊只能放到一個(gè)唯一對(duì)應(yīng)的Cache塊中，實(shí)現(xiàn)簡(jiǎn)單但Cache利用率低；全相聯(lián)映像是每個(gè)主存塊能夠放到任何一個(gè)Cache塊中，最靈便但實(shí)現(xiàn)的成本代價(jià)最大；組相聯(lián)映像時(shí)每個(gè)主存塊唯一對(duì)應(yīng)一個(gè)cache組，但可放到組內(nèi)任何一個(gè)塊中，是前兩種方式的折中。2、DRAM儲(chǔ)藏器采用電容存放信息，由于電容漏電，保留信息經(jīng)過(guò)一段時(shí)間會(huì)扔掉，故用刷新保證信息不扔掉。常用的刷新方法有集中式刷新和分布式刷新。四、綜合題（共35分）1、（本題7分）（1）、操作控制字段18

35、位，鑒識(shí)測(cè)試字段3位，控存容量是12828；（2）、共16條指令，需112條微指令，控存合適，能滿(mǎn)足需要。2、（本題共12分）（1）、X和Y的表示為：X階碼：1111尾數(shù)：01011Y階碼：0010尾數(shù)：10101（2）、對(duì)階：ExEy=11.101保留Ey，X尾數(shù)右移3位。、尾數(shù)加：得：11.0110011、規(guī)格化：已經(jīng)是、舍入：尾數(shù)：11.0110、判溢出：無(wú)溢出，故結(jié)果為：階碼0010尾數(shù)10110值：0.1010223、（本題共16分）（1）共需32個(gè)芯片，刷新信號(hào)周期約為15.6s，刷新行地址7位；（2）主存字塊標(biāo)志6位，組地址7位，塊內(nèi)地點(diǎn)3位。地址3280H在Cache的50H組

36、內(nèi)。（3）連接情況大體如圖：自測(cè)試卷B參照答案一、單項(xiàng)選擇題：（每題1分，共20分）1、D2、A3、D4、B5、A6、D7、B8、D9、D10、D11、C12、B13、A14、A15、B16、D17、C18、C19、B20、D二、填空題：（每空1分，共20分）1、101012、輸入碼，機(jī)內(nèi)碼，字形碼3、自動(dòng)控制，人工智能4、系統(tǒng)軟件，應(yīng)用軟件5、精簡(jiǎn)指令系統(tǒng)計(jì)算機(jī)，復(fù)雜指令系統(tǒng)計(jì)算機(jī)6、集中式刷新，分布式刷新7、（129）231、241、8、先進(jìn)先出算法（FIFO），近期最少使用算法（LRU），9、操作碼，地址碼10、集中式，分布式三、簡(jiǎn)答題：（每題5分，共15分）1、CPU有以下存放器：指令

37、存放器（IR）：用來(lái)保留當(dāng)前正在執(zhí)行的一條指令。程序計(jì)數(shù)器（PC）：用來(lái)確定下一條指令的地址。地址存放器（AR）：用來(lái)保留當(dāng)前CPU所接見(jiàn)的內(nèi)存單元的地址。緩沖存放器（DR）：作為CPU和內(nèi)存、外面設(shè)備之間信息傳達(dá)的中轉(zhuǎn)站。補(bǔ)償CPU和內(nèi)存、外面設(shè)備之間在操作速度上的差別。在單累加器結(jié)構(gòu)的運(yùn)算器中，緩沖存放器還可兼作為操作數(shù)存放器。通用存放器（AC）：當(dāng)運(yùn)算器的算術(shù)邏輯單元（ALU）執(zhí)行全部算術(shù)和邏輯運(yùn)算時(shí)，為ALU供應(yīng)一個(gè)工作區(qū)。狀態(tài)條件存放器（PSW）：保留由算術(shù)指令和邏輯指令運(yùn)行或測(cè)試的結(jié)果建立的各種條件碼內(nèi)容。除此之外，還保留中斷和系統(tǒng)工作狀態(tài)等信息，以便使CPU和系統(tǒng)能及時(shí)認(rèn)識(shí)機(jī)器運(yùn)

38、行狀態(tài)和程序運(yùn)行狀態(tài)。2、RISC是精簡(jiǎn)指令系統(tǒng)計(jì)算機(jī)，它有以下特點(diǎn)：采用使用頻率最高的一些簡(jiǎn)單指令，以及很適用但不復(fù)雜的指令。指令長(zhǎng)度固定，指令格式種類(lèi)少，尋址方式種類(lèi)少。只有取數(shù)/存數(shù)指令接見(jiàn)儲(chǔ)藏器，其余指令的操作都在存放器之間進(jìn)行。大多數(shù)指令在一個(gè)機(jī)器周期內(nèi)完成。CPU中通用存放器數(shù)量相當(dāng)多。以硬布線(xiàn)控制為主，不用或少用微指令碼控制。一般用高級(jí)語(yǔ)言編程，特別重視編譯優(yōu)化工作，以減少程序執(zhí)行時(shí)間。3、分為高速Cache主存輔存三級(jí)層次結(jié)構(gòu)，容量從小到大，速度從高到低。儲(chǔ)藏介質(zhì)：CacheSRAM主存DRAM輔存磁表面儲(chǔ)藏器四、綜合題：（共45分）1、（本題8分）2、（本題10分）（1）、3

39、500H（2）、2800H（3）、002BH（4）、2600H（5）、452BH3、（本題6分）（1）、8片（2）、13條，11條，4、（本題6分）解：由于Dr=rNr=3000轉(zhuǎn)/分=50轉(zhuǎn)/秒因此N=Dr/r=（175000B/s）/（50/s）=3500B磁盤(pán)總?cè)萘?3500B2202=1540000B=1.54MB5、（本題15分）杭州電子科技大學(xué)2005年攻讀碩士學(xué)位研究生入學(xué)考試計(jì)算機(jī)組成原理試卷一、選擇題：（32分，每題2分）1、完滿(mǎn)的計(jì)算機(jī)系統(tǒng)應(yīng)包括。A、運(yùn)算器、儲(chǔ)藏器、控制器B、外設(shè)和主機(jī)C、主機(jī)和合用程序D、配套的硬件設(shè)備和軟件系統(tǒng)2、CPU是指。A、運(yùn)算器、儲(chǔ)藏器、控制器

40、B、控制器C、運(yùn)算器和控制器D、運(yùn)算器、控制器和主存3、Pentium是位微辦理器。A、16B、32C、48D、644、用5位的補(bǔ)碼機(jī)器數(shù)來(lái)表示十進(jìn)制數(shù)3，正確的表示形式是。A、10011B、11101C、11100D、011015、計(jì)算機(jī)系統(tǒng)中，使用總線(xiàn)來(lái)傳達(dá)信息，完滿(mǎn)的一組總線(xiàn)平時(shí)包括。A、數(shù)據(jù)總線(xiàn)、地址總線(xiàn)、控制總線(xiàn)B、數(shù)據(jù)總線(xiàn)、地址總線(xiàn)C、接口總線(xiàn)、系統(tǒng)總線(xiàn)D、底板總線(xiàn)、CPU總線(xiàn)6、在浮點(diǎn)數(shù)編碼表示中，機(jī)器數(shù)由組成，是隱含規(guī)定的。A、階碼B、符號(hào)C、尾數(shù)D、基數(shù)E、階碼和尾數(shù)7、算術(shù)/邏輯運(yùn)算單元74181ALU可完成。A、16種算術(shù)運(yùn)算功能B、16種邏輯運(yùn)算功能C、16種算術(shù)運(yùn)算功

41、能和16種邏輯運(yùn)算功能D、4位乘法運(yùn)算和除法運(yùn)算功能8、在定點(diǎn)二進(jìn)制運(yùn)算器中，減法運(yùn)算一般經(jīng)過(guò)來(lái)實(shí)現(xiàn)。A、原碼運(yùn)算的二進(jìn)制減法器B、補(bǔ)碼運(yùn)算的二進(jìn)制減法器C、原碼運(yùn)算的十進(jìn)制加法器D、補(bǔ)碼運(yùn)算的二進(jìn)制加法器9、若浮點(diǎn)數(shù)用補(bǔ)碼表示，則判斷運(yùn)算結(jié)果可否為規(guī)格化數(shù)的方法是。A、階符與數(shù)符相同為規(guī)格化數(shù)B、階符與數(shù)符相異為規(guī)格化數(shù)C、數(shù)符與尾數(shù)小數(shù)點(diǎn)后第一位數(shù)字相異為規(guī)格化數(shù)D、數(shù)符與尾數(shù)小數(shù)點(diǎn)后第一位數(shù)字相同為規(guī)格化數(shù)10、交織儲(chǔ)藏器實(shí)質(zhì)上是一種儲(chǔ)藏器，它能執(zhí)行獨(dú)立的讀寫(xiě)操作。A、模塊式，并行，多個(gè)B、模塊式，串行，多個(gè)C、整體式，并行，一個(gè)D、整體式，串行，多個(gè)11、主儲(chǔ)藏器和CPU之間增加cac

42、he的目的是。A、解決CPU和主存之間的速度般配問(wèn)題B、擴(kuò)大主儲(chǔ)藏器容量C、擴(kuò)大CPU中通用存放器的數(shù)量D、既擴(kuò)大主儲(chǔ)藏器容量，又?jǐn)U大CPU中通用存放器的數(shù)量12、微程序控制器中，機(jī)器指令與微指令的關(guān)系是。A、每一條機(jī)器指令由一條微指令來(lái)執(zhí)行B、每一條機(jī)器指令由一段微指令編寫(xiě)的微程序來(lái)講解執(zhí)行C、每一條機(jī)器指令組成的程序可由一條微指令來(lái)執(zhí)行D、一條微指令由若干條機(jī)器指令組成13、假設(shè)以下字符碼中有奇偶校驗(yàn)位，但沒(méi)有數(shù)據(jù)錯(cuò)誤，采用奇校驗(yàn)的字符碼是14、儲(chǔ)藏周期是指。A、主存中讀取一個(gè)單元的時(shí)間B、主存中寫(xiě)入一個(gè)單元的時(shí)間C、連續(xù)兩次接見(jiàn)主存單元的最短時(shí)間間隔D、主存中接見(jiàn)一個(gè)儲(chǔ)藏單元的平均時(shí)間1

43、5、虛假儲(chǔ)藏器能夠?qū)崿F(xiàn)。A、提高主儲(chǔ)藏器的存取速度B、擴(kuò)大主儲(chǔ)藏器的可用儲(chǔ)藏空間，并能進(jìn)行自動(dòng)管理和調(diào)換C、提高外儲(chǔ)藏器的存取速度D、擴(kuò)大外儲(chǔ)藏器的儲(chǔ)藏空間16、常用的虛假儲(chǔ)藏系統(tǒng)由兩級(jí)儲(chǔ)藏器組成。A、主存輔存B、Cache主存C、Cache輔存D、通用存放器主存二、計(jì)算題：（16分，每題8分）1、已知X=0.1011，Y=0.0101，使用變形補(bǔ)碼（雙符號(hào)補(bǔ)碼）求X+Y補(bǔ)和XY補(bǔ)，并指出運(yùn)算結(jié)果有否溢出。2、采用32K8位的SRAM芯片組成（1）CPU的數(shù)據(jù)存放器需要多少位？（2）CPU的地址存放器需要多少位？（3）共需要多少片SRAM芯片？三、問(wèn)答題：（36分，每題6分）128K16位的主

44、儲(chǔ)藏器，問(wèn)：1、按馮?諾依曼計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)的基本思想設(shè)計(jì)的計(jì)算機(jī)硬件系統(tǒng)包括什么？2、簡(jiǎn)述SRAM和DRAM的差別？3、控制器按其結(jié)構(gòu)能夠分為哪兩類(lèi)？比較它們的特點(diǎn)。4、控制器由哪幾個(gè)部件組成？它們各自有什么功能？5、Cache有哪幾種地址照射方法？簡(jiǎn)述各自的照射原理和特點(diǎn)？6、寫(xiě)出指令系統(tǒng)的常有的、基本的尋址方式。四、綜合題：（66分）1、某機(jī)字長(zhǎng)8位，CPU地址總線(xiàn)16位，數(shù)據(jù)總線(xiàn)8位，儲(chǔ)藏器按字節(jié)編址，CPU的控制信號(hào)線(xiàn)有：MREQ#（儲(chǔ)藏器接見(jiàn)央求，低電平有效），R/W#（讀寫(xiě)控制，低電平為寫(xiě)信號(hào)，高電平為讀信號(hào)）。試問(wèn)：、若該機(jī)主存采用16K1位的DRAM芯片（內(nèi)部為128128陣列

45、）組成最大主存空間，則共需要多少個(gè)芯片？若采用異步刷新方式，單元刷新周期為2ms，則刷新信號(hào)的周期為多少時(shí)間？刷新用的行地址為幾位？（8分）、若用4個(gè)8K4位的SRAM芯片和2個(gè)4K8位的SRAM芯片組成24K8位的RAM儲(chǔ)藏地域，初步地址為0000H，假設(shè)SRAM芯片有CS#（片選，低電平有效）和WE#（寫(xiě)使能，低電平有效）信號(hào)控制端。（1）試畫(huà)出地址譯碼方案；寫(xiě)出RAM的地址范圍。（8分）（2）并畫(huà)出SRAM與CPU的連接圖，請(qǐng)注明SRAM芯片個(gè)數(shù)、譯碼器的輸入輸出線(xiàn)、地址線(xiàn)、數(shù)據(jù)線(xiàn)、控制線(xiàn)及其連接。（10分）2、設(shè)有浮點(diǎn)數(shù)，X=25（9/16），Y=23（13/64），階碼用4位（含1位

46、符號(hào)位）補(bǔ)碼表示，尾數(shù)用5位（含1位符號(hào)位）補(bǔ)碼表示。（1）寫(xiě)出X與Y的浮點(diǎn)數(shù)表示。（8分）（2）求真值X+Y=？要求寫(xiě)出完滿(mǎn)的浮點(diǎn)運(yùn)算步驟。（8分）2006年攻讀碩士學(xué)位研究生入學(xué)考試計(jì)算機(jī)組成原理試題一、選擇題：（每空2分，共40分）1、指令系統(tǒng)中采用不相同尋址方式的目的主若是（）。A、實(shí)現(xiàn)儲(chǔ)藏程序和程序控制B、縮短指令長(zhǎng)度，擴(kuò)大尋址空間，提高編程靈便性C、能夠直接接見(jiàn)外設(shè)D、供應(yīng)擴(kuò)展操作碼的可能并降低指令譯碼難度2、存放器間接尋址方式中，操作數(shù)處于（）中。A、通用存放器B、主存C、程序計(jì)數(shù)器D、貨倉(cāng)3、1位奇校驗(yàn)?zāi)軝z測(cè)出（）儲(chǔ)藏器錯(cuò)誤。A、1位B、2位C、奇數(shù)位D、偶數(shù)位4、若一臺(tái)計(jì)算機(jī)的字長(zhǎng)為2個(gè)字節(jié)，則表示該機(jī)器（）。A、能辦理的數(shù)值最大為2位十進(jìn)制數(shù)B、能辦理的數(shù)值最多由2位二進(jìn)制數(shù)組成C、在CPU中能夠作為一個(gè)整體加以辦理的二進(jìn)制代碼為16位D、在CPU中運(yùn)算的結(jié)果最大為2的16次方5、CPU