EDA技術(shù)實驗報告 -數(shù)字頻率計設(shè)計（使用VHDL語言）

1、實驗報告課程 EDA技術(shù) 實驗名稱 數(shù)字頻率計設(shè)計（使用VHDL語言） 第 1 頁專業(yè)_電子信息_ 班級_電本九班_ _ 學(xué)號_ _ 姓名 實驗日期：2014 年 4 月 25 日 報告退發(fā) (訂正 、 重做) 一、實驗?zāi)康脑O(shè)計數(shù)字頻率計，學(xué)習(xí)較復(fù)雜數(shù)字系統(tǒng)設(shè)計方法。二、實驗內(nèi)容設(shè)計數(shù)字頻率計，學(xué)習(xí)較復(fù)雜數(shù)字系統(tǒng)設(shè)計方法。三、實驗環(huán)境計算機、QuartusII軟件四、實驗步驟數(shù)字頻率計輸入程序：LIBRARY IEEE; -測頻控制器USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY TESTCTL IS POR

2、T ( CLKK : IN STD_LOGIC; - 1Hz CNT_EN,RST_CNT,LOAD : OUT STD_LOGIC); END TESTCTL;ARCHITECTURE behav OF TESTCTL IS SIGNAL DIV2CLK : STD_LOGIC;BEGIN PROCESS( CLKK ) BEGIN IF CLKKEVENT AND CLKK = 1 THEN DIV2CLK = NOT DIV2CLK; END IF; END PROCESS; PROCESS (CLKK, DIV2CLK) BEGIN IF CLKK=0 AND Div2CLK=0 TH

3、EN RST_CNT = 1; ELSE RST_CNT = 0; END IF; END PROCESS; LOAD = NOT DIV2CLK ; CNT_EN = DIV2CLK;END behav;課本例題：5.3LIBRARY IEEE ; USE IEEE.STD_LOGIC_1164.ALL ; ENTITY DFF3 IS PORT ( CLK,D1 : IN STD_LOGIC ; Q1 : OUT STD_LOGIC); END ; ARCHITECTURE bhv OF DFF3 IS SIGNAL A,B : STD_LOGIC ; BEGIN PROCESS (CLK

4、) BEGIN IF CLKEVENT AND CLK = 1 THEN A = D1; B = A; Q1 =B; END IF; END PROCESS ; END ;2.程序：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY DFF3 IS PORT (CLK,D1:IN STD_LOGIC;Q1:OUT STD_LOGIC); END;ARCHITECTURE bhv OF DFF3 ISBEGINPROCESS (CLK) VARIABLE A,B:STD_LOGIC;BEGINIF CLKEVENT AND CLK = 1 THEN A := D1; B := A; Q1 = B;END IF;END PROCESS;END;54五、實驗結(jié)果與討論實驗結(jié)果如圖：數(shù)字頻率計：125.