DSP的抖動(dòng)測(cè)量的方案

1、【W(wǎng)ord版本下載可任意編輯】 DSP的抖動(dòng)測(cè)量的方案 引言 抖動(dòng)（jitter）會(huì)使數(shù)字電路的傳輸性能惡化，由于信號(hào)上升沿或是下降沿在時(shí)間軸上的正確位置被取代，在數(shù)據(jù)再生的時(shí)候，數(shù)據(jù)比特流中就會(huì)引入錯(cuò)誤。在合并了緩沖存儲(chǔ)器和相位比較器的數(shù)字儀表中，由于數(shù)據(jù)溢出或是損耗，錯(cuò)誤就會(huì)引入到數(shù)字信號(hào)中。此外，在數(shù)模變換電路中，時(shí)鐘信號(hào)的相位調(diào)制會(huì)使恢復(fù)出的采樣信號(hào)惡化，這在傳輸編碼的寬帶信號(hào)時(shí)會(huì)造成問題。 1 抖動(dòng)的分類 抖動(dòng)分為系統(tǒng)抖動(dòng)和隨機(jī)抖動(dòng)。 （1）系統(tǒng)抖動(dòng)是在信號(hào)再生電路時(shí)間上不準(zhǔn)，或是碼是串?dāng)_，或是在幅頻轉(zhuǎn)換中的不準(zhǔn)確的電纜均衡造成的。系統(tǒng)抖動(dòng)取決于系統(tǒng)的性能。 （2）隨機(jī)抖動(dòng)于內(nèi)部或是

2、外部的干擾信號(hào)，如噪聲、串?dāng)_、反射等。隨機(jī)抖動(dòng)與傳輸信號(hào)的系統(tǒng)無關(guān)。 系統(tǒng)抖動(dòng)與不同的脈沖再生電路的脈沖的模式有關(guān)，會(huì)連續(xù)地積累。隨機(jī)抖動(dòng)則與脈沖再生電路的脈沖模式無關(guān)，而且也不會(huì)連續(xù)地積累；在大多數(shù)低速率的數(shù)字系統(tǒng)中，系統(tǒng)抖動(dòng)占主導(dǎo)地位；而在高速系統(tǒng)中，隨機(jī)抖動(dòng)變得越來越重要，甚至?xí)紦?jù)主導(dǎo)地位。 干擾性的抖動(dòng)可以利用信號(hào)再生電路劃中利用“去抖動(dòng)”電路來減弱其影響。這種“去抖動(dòng)”電路來減弱其影響。這種“去抖動(dòng)”電路包括了一個(gè)帶有窄帶相位平滑電路的信號(hào)緩沖器。信號(hào)再生電路只能將抖動(dòng)頻率高于時(shí)鐘再生電路的截止頻率的抖動(dòng)成分減小，而低頻的抖動(dòng)成分則仍然會(huì)出現(xiàn)在輸出信號(hào)或是信號(hào)再生電路中。在這種情況

3、下，抖動(dòng)被傳輸?shù)捷敵鲂盘?hào)中，信號(hào)再生電路此時(shí)就象是一個(gè)低通濾波器。 2 抖動(dòng)測(cè)量方法 傳統(tǒng)的抖動(dòng)測(cè)量采用模擬測(cè)試的方法。圖1給出了傳統(tǒng)模擬測(cè)量方法的原理框圖，它是將數(shù)據(jù)信號(hào)與基準(zhǔn)時(shí)鐘信號(hào)相比較，使用相位探測(cè)器的平均輸出。模擬測(cè)量方法帶來了很多問題，這都是因?yàn)橄辔惶綔y(cè)器將相位表達(dá)成一個(gè)模擬電壓引起的。 2.1 用模擬方法測(cè)試抖動(dòng)的缺點(diǎn) a 時(shí)鐘恢復(fù)限制了抖動(dòng)測(cè)量的帶寬； b 時(shí)間恢復(fù)由于自由運(yùn)行頻率的偏移引入了抖動(dòng)噪聲； c 大動(dòng)態(tài)范圍要求大頻率分割，導(dǎo)致產(chǎn)生了起出相位探測(cè)器范圍的低頻脈沖，進(jìn)一步限制了測(cè)量的帶寬； d 模擬電壓受制于由噪聲和寄生電容產(chǎn)生的負(fù)面影響； e 模擬電壓的范圍受制于電源

4、電壓的范圍； f 基準(zhǔn)恢復(fù)由于其帶寬小獲得鎖相很慢。 隨著DSP技術(shù)、ADC應(yīng)用技術(shù)和ASIC技術(shù)的發(fā)展，抖動(dòng)分析跟隨著科技從模擬到數(shù)字的轉(zhuǎn)變進(jìn)程，發(fā)展了基于數(shù)字分析的抖動(dòng)測(cè)量方法?；跀?shù)字的抖動(dòng)分析方法有先進(jìn)得多的特性，能使工程師們?yōu)橄乱淮O(shè)計(jì)的測(cè)試和分析作更充分的準(zhǔn)備。 下面圖2給出了基于數(shù)字分析的抖動(dòng)測(cè)量方法的原理框圖。這里的目標(biāo)是將每個(gè)NRZ沿用二進(jìn)制數(shù)作時(shí)間標(biāo)記，其中計(jì)數(shù)器位（LSB）權(quán)值就是時(shí)間間隔分辨率。時(shí)間間隔計(jì)數(shù)器完成時(shí)間標(biāo)記功能，通過數(shù)字處理標(biāo)記出抖動(dòng)大小，再經(jīng)過數(shù)字濾波器提供抖動(dòng)測(cè)量所需的高通和低通濾波。在濾波過程中，可實(shí)現(xiàn)分辨率中兩個(gè)位。抖動(dòng)得到進(jìn)一步的處理以檢測(cè)峰峰值

5、、真有效值或其它參數(shù)，比方頻譜容量。 2.2 數(shù)字化的抖動(dòng)測(cè)量的優(yōu)點(diǎn) a 具有更寬的帶寬和更低的噪聲，因?yàn)樗恍枰獣r(shí)鐘恢復(fù)。 b 具有更寬的帶寬和更光滑的頻率響應(yīng)，因?yàn)閿?shù)字相位探測(cè)器將每個(gè)NRZ沿以時(shí)間標(biāo)記（不需要對(duì)模擬脈沖作平均處理）。 c 具有更低的抖動(dòng)噪聲，因?yàn)閿?shù)字時(shí)間標(biāo)記不受噪聲的影響。 d 增益誤差率只有0.01%，因?yàn)樾盘?hào)處理是完全數(shù)字化的。 e 動(dòng)態(tài)范圍超過4000UIp-p，同時(shí)保持0.01UI的分辨率。 f 測(cè)量時(shí)沒有延時(shí)，因?yàn)椴皇褂面i相環(huán)信號(hào)去獲取時(shí)鐘。 3 數(shù)字式抖動(dòng)測(cè)試儀的研制 數(shù)字式抖動(dòng)測(cè)試儀的基本要求是完成對(duì)2.048MHz的鎖相時(shí)鐘開展相位抖動(dòng)測(cè)試，具體要求按IT

6、U-TG.823建議執(zhí)行。設(shè)計(jì)方案采用數(shù)字方法測(cè)試抖動(dòng)。數(shù)字抖動(dòng)測(cè)試方法中關(guān)鍵的就是計(jì)數(shù)器的設(shè)計(jì)，本設(shè)計(jì)選用的計(jì)數(shù)器的計(jì)數(shù)時(shí)鐘頻率為100MHz。但是為了保證測(cè)試抖動(dòng)的精度要求，對(duì)于100MHz記數(shù)產(chǎn)生的誤差信號(hào)，專門設(shè)計(jì)了誤差脈沖展寬電路，以提高測(cè)試精度。圖3給出了數(shù)字式抖動(dòng)測(cè)試儀的功能框圖。 研制的抖動(dòng)測(cè)試儀主要包括以下模塊：時(shí)鐘記數(shù)、脈沖展寬、數(shù)據(jù)存儲(chǔ)、數(shù)據(jù)處理。其中除了脈沖展寬模塊是模擬電路外，其余的3個(gè)模塊都是數(shù)字電路，所以該設(shè)計(jì)是一種數(shù)字與模擬的混合電路。在設(shè)計(jì)中，考慮到算法的復(fù)雜性和靈活性，開發(fā)時(shí)間的緊迫性以及系統(tǒng)的要求，選用了*儀器（TI）的TMS320F206。 3.1 DS

7、P選擇 TMS320F206是*儀器公司用靜態(tài)CMOS技術(shù)集成的DSP芯片，屬于TMS320C2000系列。這是一種低功耗器件，采用了改良的哈佛構(gòu)造，有1條程序總線和3條數(shù)據(jù)總線，有高度并行性的算術(shù)邏輯單元ALU、專用硬件邏輯、片內(nèi)存儲(chǔ)器、片內(nèi)外設(shè)和高度化的指令集，從而使該芯片速度高、操作靈活。TMS320F206有224K的尋址能力、3個(gè)外部中斷、1個(gè)同步串口和一個(gè)異步串口，時(shí)鐘為40MHz。由于每秒需處理數(shù)據(jù)2Mbit，每個(gè)符號(hào)采樣兩次，所以實(shí)際數(shù)據(jù)速率是4Mbps。通過其算法來估計(jì)其運(yùn)算量，40MIPS的處理能力完全可以滿足其要求。在設(shè)計(jì)中使用了1個(gè)外部中斷，一個(gè)異步串口。異步串口和PC

8、機(jī)的串口相連接，將DSP計(jì)算結(jié)果送回到PC機(jī)顯示。 3.2 時(shí)鐘記數(shù)模塊 該模塊主要作用有以下幾個(gè)： 對(duì)二分頻后的2MHz時(shí)鐘信號(hào)用100MHz的時(shí)鐘開展記數(shù)； 用100MHz時(shí)鐘對(duì)2MHz信號(hào)記數(shù)，產(chǎn)生誤差脈沖； 對(duì)展寬后的誤差脈沖用100MHz的時(shí)鐘開展記數(shù)； 產(chǎn)生與數(shù)據(jù)存儲(chǔ)模塊接口的寫時(shí)鐘和寫使能信號(hào)； 將2MHz的記數(shù) 值和展寬的誤差脈沖記數(shù)值通過一路8位的數(shù)據(jù)總線分時(shí)輸出。 此模塊的設(shè)計(jì)主要是用一塊XILINX公司的CPLD XC95108來完成的。 3.3 脈沖展寬模塊 脈沖展寬模塊是為了提高測(cè)試抖動(dòng)的精度，這是本設(shè)計(jì)中非常關(guān)鍵的一個(gè)模塊。本設(shè)計(jì)測(cè)試抖動(dòng)其實(shí)就是地測(cè)試出每個(gè)周期的時(shí)

9、間，只有測(cè)試的時(shí)間精度提高，終測(cè)試抖動(dòng)才能到達(dá)要求的精度。若無脈沖展寬電路，僅用100MHz的時(shí)鐘記數(shù)的話，則單個(gè)周期的測(cè)時(shí)的誤差將會(huì)是20ns，這樣根本無法滿足抖動(dòng)測(cè)試的精度要求。 為了測(cè)出小于度量單位的一個(gè)物理量的值，我們很容易地想到只要將該物理量放大一個(gè)固定的倍數(shù)后，使該放大后的物理量可測(cè)，此時(shí)只要測(cè)出該物理量后除以該放大倍數(shù)，即可得到原先的物理量的值。該模塊的設(shè)計(jì)就利用了這樣的思路。具體是利用LM234產(chǎn)生兩個(gè)恒流源，分別做為一個(gè)電容的充電電流和放電電流。利用充放電電流的不同產(chǎn)生斜率不同的充電曲線，再與一參考電壓開展比較，即可得到一展寬的脈沖。具體的脈沖展寬電路是用兩個(gè)三級(jí)管完成充放電

10、工作和比較電路。三級(jí)管的型號(hào)是2SC3357，2SC3357是高頻三級(jí)管，其工作頻率可到達(dá)2GHz。選用高頻三級(jí)管對(duì)此設(shè)計(jì)相當(dāng)重要，因?yàn)橐獪y(cè)的誤差脈沖其時(shí)間只有幾個(gè)ns。 3.4 數(shù)據(jù)存儲(chǔ)模塊 數(shù)據(jù)存儲(chǔ)模塊主要是作為時(shí)鐘記數(shù)模塊所記數(shù)據(jù)的緩沖器，在時(shí)鐘記數(shù)模塊和數(shù)據(jù)處理模塊之間充當(dāng)接口。正如前面所介紹的，選用了一片選進(jìn)先出（FIFO）芯片，型號(hào)是IDT72230。此型號(hào)的FIFO具有2K8的存儲(chǔ)空間。在FIFO的數(shù)據(jù)全滿后，由IDT72230的FF（全滿標(biāo)志引腳）向數(shù)據(jù)處理模塊發(fā)送中斷請(qǐng)求信號(hào)。而數(shù)據(jù)處理模塊中的DSP會(huì)從FIFO中將這2K數(shù)據(jù)讀出來。 3.5 數(shù)據(jù)處理模塊 數(shù)據(jù)處理模塊以DS

11、P為，來對(duì)記數(shù)器記得的值開展處理，終算得Jitter的值。DSP中用到了中斷口IT1，當(dāng)FIFO滿時(shí)，從FIFO中讀出2K個(gè)數(shù)據(jù)。而DSP與外部的通信則用的是異步串口。 4 調(diào)試 由于系統(tǒng)工作于較高的頻率，計(jì)數(shù)器為100MHz，DSP為40MHz，DSP的外圍設(shè)備一般為20MHz，為40MHz，因而在系統(tǒng)設(shè)計(jì)中，必須注意高頻影響。 在布線時(shí)，特意把數(shù)據(jù)和地址成組布線，以降低對(duì)其它信號(hào)的影響。對(duì)一些關(guān)鍵的控制線。如存儲(chǔ)器讀寫信號(hào)和FIFO讀寫信號(hào)，在其兩邊都加上了地線保護(hù)特別是FIFO的讀寫信號(hào)，由于其對(duì)干擾特別敏感。對(duì)一些較長的引線，可串接一個(gè)30的小電阻或加終端匹配以減小反射。 在軟件設(shè)計(jì)中，采用C語言和匯編語言混合編程。具體的編程方法可查閱DSP的手冊(cè)。TI公司還提供了一個(gè)運(yùn)行庫（RuntimeLib）。用TI公司的JATG調(diào)試器開展調(diào)試時(shí)，在DSP程序中調(diào)用運(yùn)