FPGA基礎(chǔ)知識(shí)培訓(xùn)課件

1、主要內(nèi)容 FPGA設(shè)計(jì)基礎(chǔ)理論知識(shí)介紹 FPGA硬件設(shè)計(jì) FPGA軟件設(shè)計(jì) Xilinx FPGA器件概述 Xilinx FPGA開發(fā)流程主要內(nèi)容 FPGA設(shè)計(jì)基礎(chǔ)理論知識(shí)介紹2006數(shù)字系統(tǒng)理論基礎(chǔ) CMOS數(shù)字集成電路晶體管級(jí)、最底層的構(gòu)成 組合與時(shí)序邏輯單元門級(jí)電路、最基本的組成單元半導(dǎo)體存儲(chǔ)器數(shù)字系統(tǒng)的核心構(gòu)成2006數(shù)字系統(tǒng)理論基礎(chǔ) CMOS數(shù)字集成電路晶體管級(jí)、最底2006數(shù)字系統(tǒng)理論基礎(chǔ)觸發(fā)器（Flip-Flop）與鎖存器(latch)圖 基本的D-Latch圖 基本的D-Flip-Flop兩者的優(yōu)點(diǎn)與缺點(diǎn)？2006數(shù)字系統(tǒng)理論基礎(chǔ)觸發(fā)器（Flip-Flop）與鎖存器2006幾種

2、典型的數(shù)字系統(tǒng) FPGA與CPLD/EPLD ASIC專用集成電路 ASSP專用標(biāo)準(zhǔn)產(chǎn)品 異構(gòu)多處理系統(tǒng)2006幾種典型的數(shù)字系統(tǒng) FPGA與CPLD/EPLD 2006幾種典型的數(shù)字系統(tǒng)幾種典型數(shù)字系統(tǒng)之間 FPGA與CPLD的區(qū)別與聯(lián)系以及應(yīng)用場(chǎng)景？ FPGA與ASIC的區(qū)別與聯(lián)系以及應(yīng)用場(chǎng)景？ ASIC與ASSP的區(qū)別與聯(lián)系以及應(yīng)用場(chǎng)景？ ASIC與ASSP未來的發(fā)展方向？ 異構(gòu)多處理系統(tǒng)的優(yōu)勢(shì)何在？ 可編程器件與DSP（MPU）的區(qū)別？ 可編程器件與ARM（MCU）的區(qū)別？ 可編程器件與GPU的區(qū)別？2006幾種典型的數(shù)字系統(tǒng)幾種典型數(shù)字系統(tǒng)之間 FPGA2006硬件描述語(yǔ)言專業(yè)術(shù)語(yǔ)

3、IP（Intellectual Property）核 即知識(shí)產(chǎn)權(quán)，是一段具有特定電路功能的硬件描述語(yǔ)言程序 軟核（Soft Core） 用HDL語(yǔ)言建立的數(shù)字系統(tǒng)模型 固核（Firm Core） 用HDL建模和綜合后生成的網(wǎng)表 硬核（Hard Core） 對(duì)功率、體積和性能進(jìn)行了優(yōu)化，并映射至特定的工藝。 具體實(shí)例包括已完成布局布線的網(wǎng)表，以特定工藝庫(kù)或全定制物理布圖，或兩者之組合。 網(wǎng)表（netlist） 是一個(gè)電路的雛形、電路之間硬件的連接形式 綜合 就是在所給的標(biāo)準(zhǔn)單元庫(kù)和設(shè)計(jì)約束的前提下，將對(duì)電路的HDL高級(jí)語(yǔ)言描述，轉(zhuǎn)化成優(yōu)化過的門級(jí)網(wǎng)表的處理過程2006硬件描述語(yǔ)言專業(yè)術(shù)語(yǔ) IP（

4、Intellectu2006硬件描述語(yǔ)言Verilog的抽象Verilog 的抽象系統(tǒng)級(jí)(system) 用高級(jí)語(yǔ)言對(duì)電路模塊的外部性能進(jìn)行設(shè)計(jì)和描述算法級(jí)(algorithmic) 用高級(jí)語(yǔ)言結(jié)構(gòu)設(shè)計(jì)算法RTL級(jí)(Register Transfer Level) 描述數(shù)據(jù)在寄存器之間流動(dòng)和如何處理這些數(shù)據(jù)門級(jí)(gate-level) 描述邏輯門以及邏輯門之間的連接開關(guān)級(jí)(switch-level) 描述器件中三極管和儲(chǔ)存節(jié)點(diǎn)以及它們之間連接2006硬件描述語(yǔ)言Verilog的抽象Verilog 2006現(xiàn)代FPGA設(shè)計(jì)流程2006現(xiàn)代FPGA設(shè)計(jì)流程2006FPGA硬件設(shè)計(jì)方法通用系統(tǒng) 平臺(tái)

5、 芯片選型 功能、性能、接口、資源評(píng)估 接口預(yù)驗(yàn)證 高速接口、存儲(chǔ)器接口 原理設(shè)計(jì) 電源設(shè)計(jì)、時(shí)鐘設(shè)計(jì)、復(fù)位設(shè)計(jì)、接口設(shè)計(jì)、加載 硬件調(diào)試 在線調(diào)試2006FPGA硬件設(shè)計(jì)方法通用系統(tǒng) 芯片選型 2006FPGA硬件設(shè)計(jì)方法通用系統(tǒng) 平臺(tái) FPGA的電源設(shè)計(jì)功耗估計(jì)、模擬與數(shù)字電源、上電與掉電時(shí)序 FPGA的時(shí)鐘設(shè)計(jì)時(shí)鐘源選擇、內(nèi)部時(shí)鐘單元、Jitter與skew FPGA的復(fù)位設(shè)計(jì)全局復(fù)位、看門狗、同步與異步復(fù)位 FPGA的加載設(shè)計(jì)加載方式、加載順序、加載時(shí)間 FPGA的接口設(shè)計(jì)加載接口、存儲(chǔ)器接口、高速接口、電源監(jiān)控接口2006FPGA硬件設(shè)計(jì)方法通用系統(tǒng) FPGA的電源設(shè)計(jì)功耗2006F

6、PGA軟件設(shè)計(jì)方法通用系統(tǒng) 平臺(tái) 設(shè)計(jì)方法的種類 原理圖設(shè)計(jì)方法、硬件描述語(yǔ)言設(shè)計(jì)方法 設(shè)計(jì)思想 自頂向下、模塊化設(shè)計(jì) 設(shè)計(jì)流程 需求分析、模塊劃分、設(shè)計(jì)輸入、綜合優(yōu)化、時(shí)序收斂 設(shè)計(jì)技巧 模塊復(fù)用、面積與速度的互換、流水線、乒乓操作2006FPGA軟件設(shè)計(jì)方法通用系統(tǒng) 設(shè)計(jì)方法的種類 軟件設(shè)計(jì)的幾大難點(diǎn) 異步跨時(shí)鐘域的處理 異步設(shè)計(jì)與亞穩(wěn)態(tài) 高速設(shè)計(jì)中的時(shí)序收斂 大規(guī)模邏輯設(shè)計(jì)的總體架構(gòu) 大規(guī)模邏輯設(shè)計(jì)中的模塊劃分 大規(guī)模邏輯設(shè)計(jì)中的接口互聯(lián) 大規(guī)模邏輯設(shè)計(jì)中的資源優(yōu)化 大規(guī)模邏輯設(shè)計(jì)中的執(zhí)行效率FPGA軟件設(shè)計(jì)方法FPGA設(shè)計(jì)的時(shí)序分析軟件設(shè)計(jì)的幾大難點(diǎn) 異步跨時(shí)鐘域的處理FPGA軟件設(shè)計(jì)

7、方軟件設(shè)計(jì)的幾大難點(diǎn) 異步跨時(shí)鐘域的處理 異步設(shè)計(jì)與亞穩(wěn)態(tài) 高速設(shè)計(jì)中的時(shí)序收斂 大規(guī)模邏輯設(shè)計(jì)的總體架構(gòu) 大規(guī)模邏輯設(shè)計(jì)中的模塊劃分 大規(guī)模邏輯設(shè)計(jì)中的接口互聯(lián) 大規(guī)模邏輯設(shè)計(jì)中的資源優(yōu)化 大規(guī)模邏輯設(shè)計(jì)中的執(zhí)行效率FPGA軟件設(shè)計(jì)方法FPGA設(shè)計(jì)的時(shí)序分析FPGA設(shè)計(jì)的接口互聯(lián)軟件設(shè)計(jì)的幾大難點(diǎn) 異步跨時(shí)鐘域的處理FPGA軟件設(shè)計(jì)方產(chǎn)生原因FPGA軟件設(shè)計(jì)之時(shí)序分析靜態(tài)時(shí)序影響程度動(dòng)態(tài)時(shí)序周期約束時(shí)序約束邊沿約束延時(shí)約束時(shí)序分析 關(guān)鍵詞：建立時(shí)間 保持時(shí)間 設(shè)計(jì)必要性FPGA軟件設(shè)計(jì)方法 時(shí)序收斂產(chǎn)生原因影響程度設(shè)計(jì)必要性產(chǎn)生原因FPGA靜態(tài)時(shí)序影響程度動(dòng)態(tài)時(shí)序周期約束時(shí)序約束邊沿解決問題

8、：板級(jí)互聯(lián)FPGA軟件設(shè)計(jì)之接口互聯(lián)板級(jí)接口拓?fù)浣Y(jié)構(gòu)：星型、樹型、網(wǎng)型、交換型Chip級(jí)接口接口協(xié)議：PLB、Wishbone、AXI模塊接口解決問題：模塊間互聯(lián)拓?fù)浣Y(jié)構(gòu)：交換型、點(diǎn)對(duì)點(diǎn)型接口互聯(lián) 關(guān)鍵詞：PLB總線 wishbone總線 AXI總線 接口類型：PCI/PCIE、Ethernet等FPGA軟件設(shè)計(jì)方法 接口互聯(lián)解決問題：芯片級(jí)互聯(lián)拓?fù)浣Y(jié)構(gòu)：主從型、點(diǎn)對(duì)點(diǎn)型接口類型：SRIO、LVDS、bus型解決問題：板級(jí)互聯(lián)FPGA板級(jí)接口拓?fù)浣Y(jié)構(gòu)：星型、樹型、網(wǎng)型Xilinx器件概述FPGA28nm工藝節(jié)點(diǎn)45nm工藝節(jié)點(diǎn)65nm工藝節(jié)點(diǎn)Spartan-3Virtex-2Virtex-4V

9、irtex-5Spartan-6Virtex-67系列16nm工藝節(jié)點(diǎn)90nm工藝節(jié)點(diǎn)軍品級(jí)軍品級(jí)Xilinx器件概述FPGA28nm工藝節(jié)點(diǎn)45nm工藝2006Xilinx器件概述FPGAXilinx 的65納米工藝節(jié)點(diǎn)Virtex-5系列FPGA Virtex-5 LX系列：高性能通用邏輯系列 Virtex-5 LXT系列：具有高速串行連接功能高性能邏輯 Virtex-5 SXT系列：具有高速串行連接功能高性能信號(hào)處理應(yīng)用 Virtex-5 FXT系列：具有高速串行連接功能高性能嵌入式系統(tǒng)應(yīng)用2006Xilinx器件概述FPGAXilinx 的652006Xilinx器件概述FPGA通用系

10、統(tǒng) 平臺(tái)Xilinx 的45納米及其以下工藝節(jié)點(diǎn)FPGA2006Xilinx器件概述FPGA通用系統(tǒng)Xilinx2006Xilinx器件概述FPGA通用系統(tǒng) 平臺(tái)Xilinx 的45納米及其以下工藝節(jié)點(diǎn)FPGA常用型號(hào)：LX45/75T常用型號(hào)：325T常用型號(hào)：690T2006Xilinx器件概述FPGA通用系統(tǒng)Xilinx2006Xilinx器件概述SOC通用系統(tǒng) 平臺(tái)Xilinx 的ZYNQ MPSoC可以實(shí)現(xiàn)異構(gòu)多處理，具有更高的集成性、可靠性、保密性和智能性2006Xilinx器件概述SOC通用系統(tǒng)Xilinx 2006Xilinx器件概述SOC通用系統(tǒng) 平臺(tái)Xilinx 的ZYNQ

11、 MPSoC可以實(shí)現(xiàn)異構(gòu)多處理，具有更高的集成性、可靠性、保密性和智能性常用型號(hào)：7Z0452006Xilinx器件概述SOC通用系統(tǒng)Xilinx 2006Xilinx FPGA開發(fā)流程與工具關(guān)鍵詞：仿真（Modelsim/ISM）、開發(fā)（ISE）、調(diào)試（Chipscope） 綜合、實(shí)現(xiàn)、布局布線功能仿真：測(cè)試激勵(lì)、可綜合HDL前仿真（功能仿真）靜態(tài)時(shí)序分析（STA）在線調(diào)試（Chipscope）固化配置文件調(diào)試：cdc、icon/ila/vio2006Xilinx FPGA開發(fā)流程與工具關(guān)鍵詞：仿真（M2006Xilinx FPGA開發(fā)流程與工具 modelsim信號(hào)窗口波形窗口2006Xilinx FPGA開發(fā)流程與工具 models源文件窗口處理子窗口腳本子窗口工作區(qū)子窗口2006Xilinx FPGA開發(fā)流程與工具ISE14.7源文件窗口處理子窗口腳本子窗口工作區(qū)子窗口2006Xilin2006Xilinx FPGA開發(fā)流程與工具 chipscope文件窗口波形窗口2006Xilinx FP