浙江大學(xué)2003級數(shù)字電路期末考試卷

1、浙江大學(xué)20052006學(xué)年秋冬天學(xué)期數(shù)字系統(tǒng)設(shè)計基礎(chǔ)課程期末考試一試卷開課學(xué)院:信息學(xué)院，考試形式：閉卷，同意帶_入場考試時間：_2006_年_1_月_14_日,所需時間:120分鐘考生姓名:_學(xué)號：專業(yè)：_題序一二三四五六七八總分得分評卷人一、（10分)把以下邏輯表達(dá)式化簡為最簡形式（不考慮冒險）。（1）Y1,D)=ABCD+A(B+C)(B+D)+A+C+D(ABC（2）Y2(A,B,C,D)M(2,3,5,7,12,13)?d(0,4,8,10)此中d表示隨意項。1二、（此題共15分，此中第1、2小題6分，此中第3小題3分)設(shè)計一個一位8421BCD碼乘以5的電路，要求輸出也為8421

2、BCD碼，寫出設(shè)計過程，畫出電路。1.用4線16線譯碼器及門電路實現(xiàn)此電路（只畫出十位的BCD碼電路即可);2.只用四位全加器實現(xiàn)此電路；果也可用二進(jìn)制表示。3.不用任何器件設(shè)計此電路，請寫出設(shè)計過程，畫出電路。2三、（7分）P(P210）、（21Q0）為二個三位無符號二進(jìn)制數(shù)，試用一個3線-8線譯碼器74138PPQQQ和一個8選1數(shù)據(jù)選擇器74151和盡可能少的門電路設(shè)計以下組合電路：當(dāng)P=Q時,電路輸出Y=1;不然,Y=0.四、（12分）以一個計數(shù)器74161為核心器件和少許門電路，設(shè)計一個帶同步清0功能的5421BCD碼計數(shù)器：電路有清0輸入控制端R，當(dāng)R=0時，同步清0；當(dāng)R=1時，

3、按5421BCD碼規(guī)則同步計數(shù)，注意不可以有過渡態(tài)。5421BCD碼編碼規(guī)則：09分別為：0000、0001、0010、0011、0100、1000、1001、1010、1011、1100。請寫出設(shè)計過程。3五、（15分）試用JK觸發(fā)器及與非門設(shè)計一個擁有異步清零功能的2421BCD碼十進(jìn)制同步計數(shù)器,不要求自啟動剖析。2421BCD碼以下表所示:2421BCD碼十進(jìn)數(shù)Q3Q2Q1Q0000001000120010300114010051011611007110181110911114六、剖析題（此題共16分，每題8分）1、剖析由移位計數(shù)器74194構(gòu)成的時序，畫出電路狀態(tài)圖？（擺列序次：Q0

4、Q1Q2Q3,此外S1S0=00，保持；S1S0=01，右移；S1S0=10，左移;S1S0=11，置數(shù)。)2、剖析以下時序電路畫出Q1、Q2及Y的輸出波形.設(shè)各觸發(fā)器的初態(tài)為0。5七、脈沖題（此題共15分,此中第1小題7分，第2小題8分）1、有CMOS基本RS觸發(fā)器構(gòu)成的單穩(wěn)電路如圖所示。已知電源工作電壓為VDD。要求:O1、i2、O2波形。（1）畫出VO、VVV（2）求tw2、以下圖為555準(zhǔn)時器構(gòu)成的電路，在Vi的作用下,計算并畫出輸出電壓VO和電容電壓VC的波形，當(dāng)Vi為高電平常，三極管處于飽和狀態(tài).6八、（10分)VerilogHDL語言寫出帶并行預(yù)置的4位二進(jìn)制可逆計數(shù)器的行為級描繪。計數(shù)器有