計算機(jī)組成原理：4-5-1 數(shù)值的機(jī)器運(yùn)算

復(fù)習(xí)思考題11X、Y為定點(diǎn)二進(jìn)制數(shù)，其格式為1位符號位，n位數(shù)值位。若采用Booth補(bǔ)碼一位算法實(shí)現(xiàn)乘法運(yùn)算，則最多需要做加法運(yùn)算n次，移位n-1次；若浮點(diǎn)數(shù)用補(bǔ)碼表示，判斷運(yùn)算結(jié)果是否是規(guī)格化數(shù)的方法是根據(jù)尾數(shù)兩個符號位和最高數(shù)值位不同。當(dāng)定點(diǎn)運(yùn)算發(fā)生溢出時，應(yīng)進(jìn)行中止運(yùn)算操作（上溢），計算機(jī)不作處理，置成機(jī)器零（下溢）;兩個浮點(diǎn)數(shù)相加，若尾數(shù)相加或階碼出現(xiàn)溢出，則表示浮點(diǎn)數(shù)相加發(fā)生溢出。（錯）浮點(diǎn)數(shù)運(yùn)算時尾數(shù)相加時產(chǎn)生的溢出不是真正的溢出，可通過右規(guī)作出調(diào)整。當(dāng)浮點(diǎn)數(shù)運(yùn)算階碼發(fā)生溢出時，計算機(jī)需停止運(yùn)算，做溢出中斷處理。（對）第四章數(shù)值的機(jī)器運(yùn)算4.0邏輯電路基礎(chǔ)4.1基本算術(shù)運(yùn)算的實(shí)現(xiàn)4.2定點(diǎn)加減運(yùn)算4.3帶符號數(shù)的移位和舍入操作4.4定點(diǎn)乘法運(yùn)算4.5定點(diǎn)除法運(yùn)算4.6規(guī)格化浮點(diǎn)運(yùn)算4.7十進(jìn)制加法器4.9運(yùn)算器的基本組成與實(shí)例4.6

規(guī)格化浮點(diǎn)運(yùn)算4.6.2浮點(diǎn)乘除運(yùn)算設(shè)兩個非0的規(guī)格化浮點(diǎn)數(shù)分別為

A=MA×2EA，

B=MB×2EB

則浮點(diǎn)乘法和除法為

AB=(MAMB)2(EA+EB)A÷B=(MA÷MB)2(EA-EB)(1)0操作數(shù)檢查；(2)階碼加/減操作；(3)尾數(shù)乘/除操作；(4)結(jié)果規(guī)格化及舍入處理。浮點(diǎn)乘除法運(yùn)算步驟70111+6+0110131101(=DH)+011010011(=13D)30011+5+010181000(=8)不調(diào)整要調(diào)整4.7十進(jìn)制加法器

十進(jìn)制加法器可由BCD碼來設(shè)計,它可以在二進(jìn)制加法器的基礎(chǔ)上加上適當(dāng)?shù)摹靶Ｕ边壿媮韺?shí)現(xiàn)。和數(shù)(4位)有進(jìn)位調(diào)整2800101000+9＋000010013700110001（=31）＋0000011000110111(=37)8421BCD碼的加法規(guī)則①兩個BCD碼相加時，“逢二進(jìn)一”；②當(dāng)和≤9，無需校正；③當(dāng)和＞9，則+6校正；④在做+6校正的同時，將產(chǎn)生向上一位的進(jìn)位。十進(jìn)制加法器一位BCD碼串行進(jìn)位加法器的結(jié)構(gòu)C0十進(jìn)制位BCD碼相加的和10101011101112110013110114111015111116

1000017

1000118

1001019

10011校正值：+110一位8421BCD碼串行進(jìn)位加法器的結(jié)構(gòu)∑∑∑∑0011n位BCD碼串行進(jìn)位加法器的結(jié)構(gòu)運(yùn)算器的組成部件算術(shù)邏輯部件ALU完成二進(jìn)制的定點(diǎn)運(yùn)算(算術(shù)運(yùn)算和邏輯運(yùn)算)通用寄存器組主要用來保存參加運(yùn)算的操作數(shù)和運(yùn)算結(jié)果狀態(tài)寄存器用來記錄算術(shù)、邏輯運(yùn)算或測試操作的狀態(tài)結(jié)果。一般有零標(biāo)志位，負(fù)標(biāo)志位，溢出標(biāo)志位、進(jìn)位或借位標(biāo)志位等。數(shù)據(jù)總線用于完成運(yùn)算器內(nèi)部的數(shù)據(jù)傳送4.9運(yùn)算器的基本組成與實(shí)例定點(diǎn)運(yùn)算器的組成

多功能算術(shù)/邏輯運(yùn)算單元（ALU）全加器FiCn+i+1Cn+iS0S1

YiS2S3Xi00

Ai00101

AiBi01Ai+Bi10

AiBi10Ai+Bi11011AiXi、Yi與控制參數(shù)和輸入量的關(guān)系

AiBiS1函數(shù)發(fā)生器XiYiAiBiS0S2S3

一位全加器的邏輯表達(dá)式為：

Fi=Ai⊕Bi⊕Cn+iCn+i+1=AiBi+BiCn+i+Cn+iAi

多功能算邏單元的邏輯表達(dá)式定點(diǎn)運(yùn)算器的基本結(jié)構(gòu)ALU通用寄存器組多路開關(guān)（鎖存器）三態(tài)緩沖器狀態(tài)寄存器數(shù)據(jù)總線2.定點(diǎn)運(yùn)算器的內(nèi)部總線結(jié)構(gòu)特點(diǎn)——控制電路比較簡單，有利于提高大規(guī)模集成電路的集成度但操作速度較慢，同一時間內(nèi)只能有一個操作數(shù)放到總線上輸入數(shù)據(jù)和操作結(jié)構(gòu)需要三次串行的選通操作。ABALU通用寄存器特殊寄存器單總線結(jié)構(gòu)的運(yùn)算器總線通用寄存器特殊寄存器特殊寄存器ALU緩沖器總線1總線2雙總線結(jié)構(gòu)的運(yùn)算器特點(diǎn)——兩個操作數(shù)同時加到ALU進(jìn)行運(yùn)算為了防止總線沖突，在ALU的輸出端設(shè)置緩沖寄存器比單總線結(jié)構(gòu)運(yùn)算器速度快，但總線控制電路要相對復(fù)雜些執(zhí)行一個雙操作數(shù)的運(yùn)算，一般只需要兩次數(shù)據(jù)傳送定點(diǎn)運(yùn)算器的基本結(jié)構(gòu)定點(diǎn)運(yùn)算器的基本結(jié)構(gòu)特點(diǎn)——由于控制電路復(fù)雜，為簡化設(shè)備，每條數(shù)據(jù)總線都設(shè)計成單向

ALU的兩個輸入端、一個輸出端分別與三條總線相連。這樣，算術(shù)邏輯操作就可以在一步的控制之內(nèi)完成總線旁路器可直接實(shí)現(xiàn)從總線2到總線3的數(shù)據(jù)傳送通用寄存器ALU特殊寄存器總線旁路器總線1總線2總線3三總線結(jié)構(gòu)的運(yùn)算器運(yùn)算器組成實(shí)例實(shí)現(xiàn)兩個主存數(shù)據(jù)相加，并將結(jié)果存回主存，即：

(M)+(N)→(S)操作如下：ALU累加寄到存器數(shù)據(jù)緩沖寄存器主存儲器ACDRDB一臺小型系列機(jī)運(yùn)算器框圖它包括的基本功能：兩數(shù)的加減、邏輯運(yùn)算一數(shù)的+1、變補(bǔ)、變反傳送數(shù)碼的左、右移、直送等操作舉例：R0ALUR1R0DB內(nèi)存內(nèi)存ALUR14位ALU芯片——7418174181(多功能函數(shù)發(fā)生器)能執(zhí)行16種算術(shù)運(yùn)算和16種邏輯運(yùn)算。引腳分配A0、B0～A3、B3：操作數(shù)輸入端；F0～F3：輸出端；Cn：進(jìn)位輸入端；Cn+4:進(jìn)位輸出端；G：組進(jìn)位產(chǎn)生函數(shù)輸出端P：組進(jìn)位傳遞函數(shù)輸出端M：工作方式M=0為算術(shù)操作，M=1為邏輯操作；S0～S3：功能選擇線。AA+BA+B減1A加AB（A+B）加ABA減B減1AB減1A加ABA加B（A+B）加ABAB減1A加A*（A+B）加A（A+B）加AA減1AA+BAB邏輯0ABBABABA+BABBAB邏輯1A+BA+BA

A減1AB減1

AB減1

減1A加（A+B）AB加（A+B）A減B減1A+BA加（A+B）A加BAB加（A+B）A+BA加A*AB加AAB加AA

AAB

A+B

邏輯1

A+BB

ABA+B

ABAB

BA+B

邏輯0AB

ABALLLLLLLHLLHLLLHHLHLLLHLHLHHLLHHHHLLLHLLHHLHLHLHHHHLLHHLHHHHLHHHH算術(shù)運(yùn)算M=LCn=H邏輯M=H算術(shù)運(yùn)算M=LCn=L邏輯M=H正邏輯輸入與輸出負(fù)邏輯輸入與輸出工作方式選擇輸入S3S2S1S0

4位ALU芯片——7418174181的4位作為一個小組，組間可以采用串行進(jìn)位，只要把前片的Cn+4與下一片的Cn相連即可組間也可以采用并行進(jìn)位。74182是一個并行進(jìn)位部件，其內(nèi)部結(jié)構(gòu)圖如下：其中G*稱為成組進(jìn)位發(fā)生輸出，P*稱為