計(jì)算機(jī)組成原理與結(jié)構(gòu)習(xí)題及答案

習(xí)題一一.選擇題（每小題1分，共10分）.計(jì)算機(jī)系統(tǒng)中的存貯器系統(tǒng)是指OARAM存貯器BROM存貯器C主存貯器D主存貯器和外存貯器.某機(jī)字長(zhǎng)32位，其中1位符號(hào)位，31位表示尾數(shù)。若用定點(diǎn)小數(shù)表示，則最大正小數(shù)為0A+（1-2-32） B+（1_2.）C2也D尸.算術(shù)/邏輯運(yùn)算單元74181ALU可完成oA16種算術(shù)運(yùn)算功能B16種邏輯運(yùn)算功能C16種算術(shù)運(yùn)算功能和16種邏輯運(yùn)算功能D4位乘法運(yùn)算和除法運(yùn)算功能.存儲(chǔ)單元是指oA存放一個(gè)二進(jìn)制信息位的存貯元B存放一個(gè)機(jī)器字的所有存貯元集合C存放一個(gè)字節(jié)的所有存貯元集合D存放兩個(gè)字節(jié)的所有存貯元集合；.相聯(lián)存貯器是按進(jìn)行尋址的存貯器。A地址方式B堆棧方式 C內(nèi)容指定方式 D地址方式與堆棧方式.變址尋址方式中，操作數(shù)的有效地址等于oA基值寄存器內(nèi)容加上形式地址（位移量）B堆棧指示器內(nèi)容加上形式地址（位移量）C變址寄存器內(nèi)容加上形式地址（位移量）D程序記數(shù)器內(nèi)容加上形式地址（位移量）.以下敘述中正確描述的句子是：oA同一個(gè)CPU周期中，可以并行執(zhí)行的微操作叫相容性微操作B同一個(gè)CPU周期中，不可以并行執(zhí)行的微操作叫相容性微操作C同一個(gè)CPU周期中，可以并行執(zhí)行的微操作叫相斥性微操作D同一個(gè)CPU周期中，不可以并行執(zhí)行的微操作叫相斥性微操作.計(jì)算機(jī)使用總線結(jié)構(gòu)的主要優(yōu)點(diǎn)是便于實(shí)現(xiàn)積木化，同時(shí)oA減少了信息傳輸量B提高了信息傳輸?shù)乃俣菴減少了信息傳輸線的條數(shù)D加重了CPU的工作量.帶有處理器的設(shè)備一般稱為設(shè)備。A智能化B交互式C遠(yuǎn)程通信 D過程控制.某中斷系統(tǒng)中，每抽取一個(gè)輸入數(shù)據(jù)就要中斷CPU一次，中斷處理程序接收取樣的數(shù)據(jù)，并將其保存到主存緩沖區(qū)內(nèi)。該中斷處理需要X秒。另一方面，緩沖區(qū)內(nèi)每存儲(chǔ)N

個(gè)數(shù)據(jù)，主程序就將其取出進(jìn)行處理，這種處理需要丫秒，因此該系統(tǒng)可以跟蹤到每秒次中斷請(qǐng)求。A.N/（NX+Y）B.N/（X+Y）NC.min[l/X,l/Y]D.max[l/X,l/Y]二.填空題（每小題3分，共24分）.存儲(chǔ)A.并按B.順序執(zhí)行，這是C.型計(jì)算機(jī)的工作原理。.移碼表示法主要用于表示A.數(shù)的階碼E,以利于比較兩個(gè)B.的大小和C?操作。.閃速存儲(chǔ)器能提供高性能、低功耗、高可靠性及A.能力，為現(xiàn)有的B.體系結(jié)構(gòu)帶來巨大變化，因此作為C.用于便攜式電腦中。.尋址方式按操作數(shù)的A.位置不同，多使用B.和C.型，前者比后者執(zhí)行速度快。.微程序設(shè)計(jì)技術(shù)是利用A.方法設(shè)計(jì)B.的一門技術(shù)。具有規(guī)整性、可維護(hù)性、C.等一系列優(yōu)點(diǎn)。.衡量總線性能的重要指標(biāo)是A.,它定義為總線本身所能達(dá)到的最高B.<>PCI總線的帶寬可達(dá)C.O.顯示適配器作為CRT和CPU的接口，由A.存儲(chǔ)器，B.控制器，C. 三部分組成。.DMA技術(shù)的出現(xiàn)使得A.可通過B.直接訪問C.o三.應(yīng)用題（11分）設(shè)機(jī)器字長(zhǎng)32位，定點(diǎn)表示，尾數(shù)31位，數(shù)符1位，問：定點(diǎn)原碼整數(shù)表示時(shí)，最大正數(shù)是多少？最大負(fù)數(shù)是多少？定點(diǎn)原碼小數(shù)表示時(shí)，最大正數(shù)是多少？最大負(fù)數(shù)是多少？（11分）設(shè)存儲(chǔ)器容量為32字，字長(zhǎng)64位，模塊數(shù)m=4,分別用順序方式和交叉方式進(jìn)行組織。存儲(chǔ)周期T=200ns,數(shù)據(jù)總線寬度為64位，總線周期t=50ns.問順序存儲(chǔ)器和交叉存儲(chǔ)器的帶寬各是多少？（11分）指令格式如下所示，OP為操作碼字段，試分析指令格式特點(diǎn)。31 26 22 1817 1615 0OP 源寄存器 變址寄存器 偏移量（11分）已知某機(jī)采用微程序控制方式，其存儲(chǔ)器容量為512X48（位），微程序在整個(gè)控制存儲(chǔ)器中實(shí)現(xiàn)轉(zhuǎn)移，可控制微程序的條件共4個(gè)，微指令采用水平型格式，后繼微指令地址采用斷定方式，如圖所示：微命令字段 判別測(cè)試字段微命令字段 判別測(cè)試字段+操作控制f 下地址字段順序控制—(1)微指令中的三個(gè)字段分別應(yīng)多少位？(2)畫出對(duì)應(yīng)這種微指令格式的微程序控制器邏輯框圖。(11分)畫出PCI總線結(jié)構(gòu)圖，說明三種橋的功能。(11分)某機(jī)用于生產(chǎn)過程中的溫度數(shù)據(jù)采集，每個(gè)采集器含有8位數(shù)據(jù)緩沖寄存器一個(gè)，比較器一個(gè)，能與給定范圍比較，可發(fā)出“溫度過低”或“溫度過高”的信號(hào)，如圖B1.1所示。主機(jī)采用外設(shè)單獨(dú)編址，四個(gè)采集器公用一個(gè)設(shè)備碼，共用一個(gè)接口，允許采用兩種方式訪問：(1)定期巡回檢測(cè)方式，主機(jī)可編程指定訪問該設(shè)備中的某一采集器。(2)中斷方式，當(dāng)采集溫度比給定范圍過底或過高時(shí)能提出隨機(jī)中斷請(qǐng)求，主機(jī)應(yīng)能判別是哪一個(gè)采集器請(qǐng)求，是溫度過低或過高。請(qǐng)擬定該接口中有哪些主要部件(不要求畫出完整的連線圖)，并概略說明在兩種方式下的工作原理。過局過低溫度數(shù)微允許最低溫度過局過低溫度數(shù)微允許最低溫度允許戢高溫度習(xí)題一答案一.選擇題D2.B3.C4.B5.CC7.A、D8.C9.A10.A二.填空題.A.程序B.地址C.馮?諾依曼.A.浮點(diǎn)B.指數(shù)C.對(duì)階.A.瞬時(shí)啟動(dòng)B.存儲(chǔ)器C.固態(tài)盤.A.物理B.RRC.RS.A.軟件B.操作控制C.靈活性.A.總線帶寬B.傳輸速率C.264MB/S.A.刷新B.顯示C.ROMBIOS.A.外圍設(shè)備B.DMA控制器C.內(nèi)存三.應(yīng)用題.解：(1)定點(diǎn)原碼整數(shù)表示：最大正數(shù)o “I in in in in in in in in mi數(shù)值=(231-1)I。最大負(fù)數(shù)：o m 111 111 I" in in in in in mi數(shù)值=-(231—1)io(2)定點(diǎn)原碼小數(shù)表示：最大正數(shù)值=(1—2-31)io最大負(fù)數(shù)值=-（1—231）io.解：信息總量：q=64位X4=256位順序存儲(chǔ)器和交叉存儲(chǔ)器讀出4個(gè)字的時(shí)間分別是：t2=mT=4X200ns=8X10-7（s）ti=T+（m-l）T=200+3X50=3.5X10-7（s）順序存儲(chǔ)器帶寬是：Wi=q/12=32X107（位/S）交叉存儲(chǔ)器帶寬是：W2=q/ti=73X107（位/S）.解：（1）操作碼字段為6位，可指定26=64種操作，即64條指令。（2）單字長(zhǎng)（32）二地址指令。一個(gè)操作數(shù)在原寄存器（共16個(gè)），另一個(gè)操作數(shù)在存儲(chǔ)器中（由變址寄存器內(nèi)容+偏移量決定），所以是RS型指令。（4）這種指令結(jié)構(gòu)用于訪問存儲(chǔ)器。.解：（1）假設(shè)判別測(cè)試字段中每一位為一個(gè)判別標(biāo)志，那么由于有4個(gè)轉(zhuǎn)移條件， 故該字段為4位，（如采用字段譯碼只需3位），下地址字段為9位，因?yàn)榭刂迫萘繛?12單元，微命令字段是（48-4-9）=35位。. （2）對(duì)應(yīng)上述微指令格式的微程序控制器邏輯框圖B1.2如下：其中微地址寄存器對(duì)應(yīng)下地址字段，P字段即為判別測(cè)試字段，控制字段即為微命令子段，后兩部分組成微指令寄存器。地址轉(zhuǎn)移邏輯的輸入是指令寄存器OP碼,各狀態(tài)條件以及判別測(cè)試字段所給的判別標(biāo)志（某一位為1）,其輸出修改微地址寄存器的適當(dāng)位數(shù)，從而實(shí)現(xiàn)微程序的分支轉(zhuǎn)移。圖B1.2.解：PC1總線結(jié)構(gòu)框圖如圖BL3所示：

圖.B1.3PCI總線有三種橋，即HOST/PCI橋（簡(jiǎn)稱HOST橋），PCI/PCI橋，PCI/LAGACY橋。在PCI總線體系結(jié)構(gòu)中，橋起著重要作用：（1）它連接兩條總線，使總線間相互通信。（2）橋是一個(gè)總線轉(zhuǎn)換部件，可以把一條總線的地址空間映射到另一條總線的地址空間上，從而使系統(tǒng)中任意一個(gè)總線主設(shè)備都能看到同樣的一份地址表。（3）利用橋可以實(shí)現(xiàn)總線間的卒發(fā)式傳送。7.解：數(shù)據(jù)采集接口方案設(shè)計(jì)如圖BL4所示。現(xiàn)結(jié)合兩種工作方式說明上述部件的工作。（1）定期檢尋方式主機(jī)定期以輸出指令DOA、設(shè)備碼；（或傳送指令）送出控制字到A寄存器，其中用四位分別指定選中的緩沖寄存器（四個(gè)B寄存器分別與四個(gè)采集器相應(yīng)然后，主機(jī)以輸入指令DIA、設(shè)備碼；（或傳送指令）取走數(shù)據(jù)。（2）中斷方式比較結(jié)果形成狀態(tài)字A',共8位，每二位表示一個(gè)采集器狀態(tài)：00正常，01過低，10過高。有任一處不正常（A’中有一位以上為“1”）都將通過中斷請(qǐng)求邏輯（內(nèi)含請(qǐng)求觸發(fā)器、屏蔽觸發(fā)器）發(fā)出中斷請(qǐng)求。中斷響應(yīng)后,服務(wù)程序以DIA、設(shè)備碼；或傳送指令)取走狀態(tài)字?？膳忻饔袔滋幉杉瘮?shù)據(jù)越限、是過高或過低，從而轉(zhuǎn)入相應(yīng)處理。I選中譯碼舞I"TTI選中譯碼舞I"TT設(shè)曲理I緩沖寄存器6。|]續(xù)沖寄存器|j緩沖寄存器]]緩沖寄存騰臺(tái)3]圖B1.4習(xí)題二選擇題(每小題1分，共10分)六七十年代，在美國(guó)的州，出現(xiàn)了一個(gè)地名叫硅谷。該地主要工業(yè)是它也是的發(fā)源地。A馬薩諸塞，硅礦產(chǎn)地，通用計(jì)算機(jī)B加利福尼亞，微電子工業(yè)，通用計(jì)算機(jī)C加利福尼亞，硅生產(chǎn)基地，小型計(jì)算機(jī)和微處理機(jī)D加利福尼亞，微電子工業(yè)，微處理機(jī)2若浮點(diǎn)數(shù)用補(bǔ)碼表示，則判斷運(yùn)算結(jié)果是否為規(guī)格化數(shù)的方法是A階符與數(shù)符相同為規(guī)格化數(shù)B階符與數(shù)符相異為規(guī)格化數(shù)C數(shù)符與尾數(shù)小數(shù)點(diǎn)后第一位數(shù)字相異為規(guī)格化數(shù)D數(shù)符與尾數(shù)小數(shù)點(diǎn)后第一位數(shù)字相同為規(guī)格化數(shù)3定點(diǎn)16位字長(zhǎng)的字，采用2的補(bǔ)碼形式表示時(shí)，一個(gè)字所能表示的整數(shù)范圍是OA-2"?+(215-1)B-(215-1)?+(2,5-1)C-(2,5+1)?+2,5 D-215?+215某SRAM芯片，存儲(chǔ)容量為64Kxi6位，該芯片的地址線和數(shù)據(jù)線數(shù)目為.A64,16B16,64C64,8D16,6。交叉存貯器實(shí)質(zhì)上是一種存貯器，它能執(zhí)行獨(dú)立的讀寫操作。A模塊式，并行，多個(gè) B模塊式串行，多個(gè)C整體式，并行，一個(gè) D整體式，串行，多個(gè)6用某個(gè)寄存器中操作數(shù)的尋址方式稱為尋址。A直接B間接C寄存器直接 D寄存器間接流水CPU是由一系列叫做“段”的處理線路所組成，和具有m個(gè)并行部件的CPU相比，一個(gè)m段流水CPUoA具備同等水平的吞吐能力 B不具備同等水平的吞吐能力C吞吐能力大于前者的吞吐能力D吞吐能力小于前者的吞吐能力描述PCI總線中基本概念不正確的句子是oAHOST總線不僅連接主存，還可以連接多個(gè)CPUBPCI總線體系中有三種橋，它們都是PC1設(shè)備C從橋連接實(shí)現(xiàn)的PCI總線結(jié)構(gòu)不允許許多條總線并行工作D橋的作用可使所有的存取都按CPU的需要出現(xiàn)在總線上9計(jì)算機(jī)的外圍設(shè)備是指oA輸入/輸出設(shè)備 B外存儲(chǔ)器C遠(yuǎn)程通信設(shè)備 D除了CPU和內(nèi)存以外的其它設(shè)備10中斷向量地址是：OA子程序入口地址 B中斷服務(wù)例行程序入口地址C中斷服務(wù)例行程序入口地址的指示器D中斷返回地址二.填空題(每題3分，共24分)1為了運(yùn)算器的A.,采用了B.進(jìn)位，C.乘除法流水線等并行措施。2相聯(lián)存儲(chǔ)器不按地址而是按A.訪問的存儲(chǔ)器，在cache中用來存放B.,在虛擬存儲(chǔ)器中用來存放C.o3一個(gè)較完善的指令系統(tǒng)應(yīng)包含A.類指令，B.類指令，C.類指令，程序控制類指令，I/O類指令，字符串類指令，系統(tǒng)控制類指令。4硬布線器的設(shè)計(jì)方法是：先畫出A.流程圖，再利用B.寫出綜合邏輯表達(dá)式，然后用C.等器件實(shí)現(xiàn)。5當(dāng)代流行的標(biāo)準(zhǔn)總線內(nèi)部結(jié)構(gòu)包含A.總線，B.總線，C. 總線，公用總線。6磁表面存儲(chǔ)器主要技術(shù)指標(biāo)有A.,B.,C.,數(shù)據(jù)傳輸率。7DMA控制器按其A.結(jié)構(gòu)，分為B.型和C.型兩種。8((26)16U(63)i6}0(135)8的值為A.。(11分)求證：［X?丫］補(bǔ)=兇補(bǔ)?(-Yo+JYi?2”)1=1(11分)某計(jì)算機(jī)字長(zhǎng)16位，主存容量為64K字，采用單字長(zhǎng)單地址指令,共有64條指令，試采用四種尋址方式(立即、直接、基值、相對(duì))設(shè)計(jì)指令格式。(11分)如圖B2.1表示使用快表(頁(yè)表)的虛實(shí)地址轉(zhuǎn)換條件，快表存放在相聯(lián)存貯器中，其中容量為8個(gè)存貯單元。問：(1)當(dāng)CPU按虛擬地址1去訪問主存時(shí)，主存的實(shí)地址碼是多少？(2)當(dāng)CPU按虛擬地址2去訪問主存時(shí)，主存的實(shí)地址碼是多少？(3)當(dāng)CPU按虛擬地址3去訪問主存時(shí)，主存的實(shí)地址碼是多少？

頁(yè)號(hào)讀頁(yè)在主存中的起始地址頁(yè)號(hào)讀頁(yè)在主存中的起始地址334200025380007QAnnn66000044000015800005500003070000圖B2.1（11分）假設(shè)某計(jì)算機(jī)的運(yùn)算器框圖如圖B2.2所示，其中ALU為16位的加法器（高電平工作），Sa、Sb為16位鎖存器，4個(gè)通用寄存器由D觸發(fā)器組成，O端輸出，其讀寫控制如下表所示:讀控制RoRA（）RAi選擇

1001011101I10XX不讀出寫控制1001011101I10XX不讀出寫控制WWA0WAi選擇1001011101110XX不寫入要求：（1）設(shè)計(jì)微指令格式。（2）畫出ADD,SUB兩條微指令程序流程圖。（11分）畫出單機(jī)系統(tǒng)中采用的三種總線結(jié)構(gòu)。（11分）試推導(dǎo)磁盤存貯器讀寫一塊信息所需總時(shí)間的公式。習(xí)題二答案一.選擇題1.D2.C6.C 7.A填空題1.A.高速性A8.CB.先行D 5.A9.D 10.CC.陣列。A.內(nèi)容B.行地址表C.頁(yè)表和快表。A.數(shù)據(jù)傳送A.指令周期A.數(shù)據(jù)傳送A.存儲(chǔ)密度A.組成結(jié)構(gòu)A.（58）ioB.算術(shù)運(yùn)算C.邏輯運(yùn)算。B.布爾代數(shù)C.門電路和觸發(fā)器。B.仲裁C.中斷和同步。B.存儲(chǔ)容量C.平均存取時(shí)間。B.選擇C.多路。三.應(yīng)用題1.證明：^|x]lh=xoxix2—xn,|ybb=yoyi—yn（1）被乘數(shù)X符號(hào)任意，乘數(shù)y符號(hào)為正。根據(jù)補(bǔ)碼定義，可得=2+x=2n+1+x（mod2）[ybh=y所以[x]補(bǔ)?[y|補(bǔ)=2n+l?y+x?y=2(yiy?…yn)+x?y

其中(yiy2-yn)是大于0的正整藪，根用硬運(yùn)算性質(zhì)有2(y―…yn)=2(mod2)所以

[xk*[y]?=2+x?y=[x?y]補(bǔ)(mod2)即Ix?y]產(chǎn)[x]補(bǔ)?[y]補(bǔ)=[x]補(bǔ)?y(2)被乘數(shù)x符號(hào)任意，乘數(shù)y符號(hào)為負(fù)。[x]tt=Xe.XiX2-Xn[yl補(bǔ)=1￥丫2…yn=2+y(mod2)由此y=[yh-2=0.yiy2,*,yB-1所以x?y=x(yiy2…yQ-x|x?y],h=[x(yiy2—yn)]補(bǔ)+[-x]補(bǔ)又(yiy?…yn)>o，根據(jù)式①有[x(yiy2…yn)]樸=|xk(。5飲…所以[x?y]產(chǎn)區(qū)補(bǔ)(O.yiyz…yn)+[閭補(bǔ) ②(3)被乘數(shù)x和乘數(shù)y符號(hào)都任意。將式①和式②兩種情況綜合起來，即得補(bǔ)碼乘法的統(tǒng)一算式,即[x,ybh=[x]#(O.yiy?…%)一國(guó)補(bǔ)?y0=[x]撲(-yo+O.yiy2-yn)=[x]樸?(-y0+Z*2')證畢1=12.解：64條指令需占用操作碼字段(OP)6位，這樣指令余下長(zhǎng)度為10位。為了覆蓋主存64K字的地址空間，設(shè)尋址模式(X)2位，形式地址(D)8位，其指令格式如下：15 109 87OPXD尋址模式定義如下:x=oo直接尋址x=x=oo直接尋址x=01間接尋址X=10變址尋址X=11相對(duì)尋址有效地址E=(D)(64K)有效地址E=(R)+D(64K)有效地址E=(PC)+D(64K)其中R為變址寄存器(16位)，PC為程序計(jì)數(shù)器(16位)，在變址和相對(duì)尋址時(shí)，位移量D可正可負(fù)。3.解：(1)用虛擬地址為1的頁(yè)號(hào)15作為快表檢索項(xiàng)，查得頁(yè)號(hào)為15的頁(yè)在主存中的起始地址為80000,故將80000與虛擬地址中的頁(yè)內(nèi)地址碼0324相加，求得主存實(shí)地址碼為80324。主存實(shí)地址碼=96000+0128=96128虛擬地址3的頁(yè)號(hào)為48,當(dāng)用48作檢索項(xiàng)在快表中檢索時(shí)，沒有檢索到頁(yè)號(hào)為48的頁(yè)面，此時(shí)操作系統(tǒng)暫停用戶作業(yè)程序的執(zhí)行,轉(zhuǎn)去執(zhí)行查頁(yè)表程序。如該頁(yè)面在主存中，則將該頁(yè)號(hào)及該頁(yè)在主存中的起始地址寫入主存；如該頁(yè)面不存在，則操作系統(tǒng)要將該頁(yè)面從外存調(diào)入主存，然后將頁(yè)號(hào)及其在主存中的起始地址寫入快表。：微指令字長(zhǎng)12位，微指令格式如下：各字段意義如下：F1一讀RO—R3的選擇控制。F2一寫RO—R3的選擇控制。F3一打入SA的控制信號(hào)。F4一打入SB的控制信號(hào)。F5一打開非反向三態(tài)門的控制信號(hào)LDALUoF6一打開反向三態(tài)門的控制信亨LDALU,并使加法器最低位加1。F7一鎖存器SB清零RESET信號(hào)。F8——段微程序結(jié)束，轉(zhuǎn)入取機(jī)器指令的控制信號(hào)。R—寄存器讀命令W—寄存器寫命令（2）ADD、SUB兩條指令的微程序流程圖見圖B2.3所示。圖B2.3.三種系統(tǒng)總線結(jié)構(gòu)如圖B2.4：

系統(tǒng)總線圖B2.4.解：設(shè)讀寫一塊信息所需總時(shí)間為期,平均找到時(shí)間為Ts，平均等待時(shí)間為Tl,讀寫一塊信息的傳輸時(shí)間為Tm，貝!I：Tb=Ts+TL+Tmo假設(shè)磁盤以每秒r轉(zhuǎn)速率旋轉(zhuǎn)，每條磁道容量為N個(gè)字，則數(shù)據(jù)傳輸率=rN個(gè)字/秒。又假設(shè)每塊的字?jǐn)?shù)為n,因而一旦讀寫頭定位在該塊始端，就能在Tm%(n/rN)秒的時(shí)間中傳輸完畢。Tl是磁盤旋轉(zhuǎn)半周的時(shí)間，Tl=(l/2r)秒，由此可得：Tb=Ts+l/2r+n/rN秒習(xí)題三一.選擇題(每小題1分，共10分).馮?諾依曼機(jī)工作的基本方式的特點(diǎn)是OA多指令流單數(shù)據(jù)流B按地址訪問并順序執(zhí)行指令C堆棧操作D存貯器按內(nèi)容選擇地址.在機(jī)器數(shù)中，零的表示形式是唯一的。A原碼B補(bǔ)碼C移碼D反碼.在定點(diǎn)二進(jìn)制運(yùn)算器中，減法運(yùn)算一般通過來實(shí)現(xiàn)。A原碼運(yùn)算的二進(jìn)制減法器B補(bǔ)碼運(yùn)算的二進(jìn)制減法器C原碼運(yùn)算的十進(jìn)制加法器D補(bǔ)碼運(yùn)算的二進(jìn)制加法器.某計(jì)算機(jī)字長(zhǎng)32位，其存儲(chǔ)容量為4MB,若按半字編址，它的尋址范圍是A0—4MB B0—2MB C0—2M D0—IM.主存貯器和CPU之間增加cache的目的是。A解決CPU和主存之間的速度匹配問題B擴(kuò)大主存貯器容量C擴(kuò)大CPU中通用寄存器的數(shù)量D既擴(kuò)大主存貯器容量，又?jǐn)U大CPU中通用寄存器的數(shù)量.單地址指令中為了完成兩個(gè)數(shù)的算術(shù)運(yùn)算，除地址碼指明的一個(gè)操作數(shù)外，另一個(gè)常需采用。A堆棧尋址方式 B立即尋址方式C隱含尋址方式D間接尋址方式.同步控制是。A只適用于CPU控制的方式B只適用于外圍設(shè)備控制的方式C由統(tǒng)一時(shí)序信號(hào)控制的方式D所有指令執(zhí)行時(shí)間都相同的方式.描述PCI總線中基本概念不正確的句子是oA.PCI總線是一個(gè)與處理器無關(guān)的高速外圍設(shè)備B.PCI總線的基本傳輸機(jī)制是猝發(fā)或傳送C.PCI設(shè)備一定是主設(shè)備D.系統(tǒng)中只允許有一條PCI總線.CRT的分辨率為1024X1024像素，像素的顏色數(shù)為256,則刷新存儲(chǔ)器的容量為。A512KBB1MBC256KBD2MB.為了便于實(shí)現(xiàn)多級(jí)中斷，保存現(xiàn)場(chǎng)信息最有效的辦法是采用。A通用寄存器B堆棧C存儲(chǔ)器D外存二.填空題（每小題3分，共24分）.在計(jì)算機(jī)術(shù)語(yǔ)中，將運(yùn)算器和控制器合在一起稱為A.,而將B.和存儲(chǔ)器合在一起稱為C.O.數(shù)的真值變成機(jī)器碼可采用A. 表示法，B. 表示法，C.表示密移碼表示法。.廣泛使用的A.和B.都是半導(dǎo)體隨機(jī)讀寫存儲(chǔ)器。前者的速度比后者快，但c.不如后者高。.形式指令地址的方式，稱為A.方式，有B.尋址和C.尋址。.CPU從A.取出一條指令并執(zhí)行這條指令的時(shí)間和稱為B.o由于各種指令的操作功能不同，各種指令的指令周期是C.O.微型機(jī)算計(jì)機(jī)的標(biāo)準(zhǔn)總線從16位的A.總線,發(fā)展到32位的B.總線和C.總線，又進(jìn)一步發(fā)展到64位的PC1總線。.VESA標(biāo)準(zhǔn)是一個(gè)可擴(kuò)展的標(biāo)準(zhǔn)，它除兼容傳統(tǒng)的A.等顯示方式外，還支持B.像素光柵，每像素點(diǎn)C.顏色深度。.中斷處理過程可以A.進(jìn)行。B.的設(shè)備可以中斷C.的中斷服務(wù)程序。三.應(yīng)用題（11分）已知x=-0.01111,y=+0.11001,求［x］補(bǔ)，［-x］補(bǔ)，［y］補(bǔ),,x+y=?,x-y=?（11分）假設(shè)機(jī)器字長(zhǎng)16位,主存容量為128K字節(jié)，指令字長(zhǎng)度為16位或32位，共有128條指令，設(shè)計(jì)計(jì)算機(jī)指令格式，要求有直接、立即數(shù)、相對(duì)、基值、間接、變址六種尋址方式。（11分）某機(jī)字長(zhǎng)32位，常規(guī)設(shè)計(jì)的存儲(chǔ)空間W32M,若將存儲(chǔ)空間擴(kuò)至256M,請(qǐng)?zhí)岢鲆环N可能方案。（11分）圖B3.1所示的處理機(jī)邏輯框圖中，有兩條獨(dú)立的總線和兩個(gè)獨(dú)立的存貯器。已知指令存貯器IM最大容量為16384字（字長(zhǎng)18位），數(shù)據(jù)存貯器DM最大容量是65536字（字長(zhǎng)16位）。各寄存器均有“打入”（Rm）和“送出”（R°ut）控制命令，但圖中未標(biāo)出。設(shè)處理機(jī)格式為：17 109 0op x-加法指令可寫為“ADDX（R,）Mo其功能是（AC0）+（（Ri）+X）-AC”其中（（RD+X）部分通過尋址方式指向數(shù)據(jù)存貯器，現(xiàn)取R為Rio試畫出ADD指令從取指令開始到執(zhí)行結(jié)束的操作序列圖，寫明基本操作步驟和相應(yīng)的微操作控制信號(hào)。（11分）總線的一次信息傳送過程大致分哪幾個(gè)階段？若采用同步定時(shí)協(xié)議,請(qǐng)畫出讀數(shù)據(jù)的時(shí)序圖來說明。（11分）圖B3.2是從實(shí)時(shí)角度觀察到的中斷嵌套。試問，這個(gè)中斷系統(tǒng)可以實(shí)行幾重中斷？并分析圖B3.2的中斷過程。圖B3.2習(xí)題三答案選擇題1B6選擇題1B6C填空題1.A.CPU2.A.原碼B.CPUB.補(bǔ)碼3D 4C 58C 9B 10C.主機(jī)C.反碼A.SRAMB.DRAM C.集程度A.指令尋址B.順序C.跳躍A.存儲(chǔ)器B.指令周期C.不相同的三1.6.A.ISA7.A.VGA8.A.嵌套應(yīng)用題B.EISAC.VISA三1.6.A.ISA7.A.VGA8.A.嵌套應(yīng)用題B.EISAC.VISAB.1280X1024 C.24位B.優(yōu)先級(jí)高C.優(yōu)先級(jí)地解：［x］原=1.01111

lyU=0.11001［XI樸ly］補(bǔ)［x］樸=1.10001［y］補(bǔ)=0.1100111.1000100.11001［x+y］補(bǔ) 00.01010所以：x+y=+0.01010所以：［-x］補(bǔ)=0.01111所以：［-yl補(bǔ)=1.00111|xhi.11.10001+［-yk11.00111|x-y10.11000因?yàn)榉?hào)位相異，結(jié)果發(fā)生溢出2.生溢出2.解:MAR雙字長(zhǎng)用于訪問由己知條件，機(jī)器字長(zhǎng)16位，主存容量128KB/2=64KB字，因此18位，共128條指令，故0P字段占7位。采用單字長(zhǎng)和雙字長(zhǎng)兩種指令格式，其中單字長(zhǎng)指令用于算術(shù)邏輯和I/O類指令,主存的指令。1595432OPR)r215986532OPXr2D尋址方式由尋址模式X定義如下:x=ooo直接尋址E=D(64K)X=001立即數(shù)D=操作數(shù)X=010相對(duì)尋址E=PC+DPC=16位X=011基值尋址E=Rb+D,氐=16位X=100間接尋址E=(D)X=101變址尋址E=Rx+D，Rx=10位

.解：可采用多體交叉存取方案，即將主存分成8個(gè)相互獨(dú)立、容量相同的模塊Mo，Mi，M2,-M7,每個(gè)模塊32Mx32位。它各自具備一套地址寄存器、數(shù)據(jù)緩沖寄存器，各自以同等的方式與CPU傳遞信息，其組成結(jié)構(gòu)如圖B3.3：圖B3.3CPU訪問8個(gè)存貯模塊，可采用兩種方式：一種是在一個(gè)存取周期內(nèi)，同時(shí)訪問8個(gè)存貯模塊，由存貯器控制它們分時(shí)使用總線進(jìn)行信息傳遞。另一種方式是：在存取周期內(nèi)分時(shí)訪問每個(gè)體，即經(jīng)過1/8存取周期就訪問一個(gè)模塊。這樣，對(duì)每個(gè)模塊而言，從CPU給出訪存操作命令直到讀出信息，仍然是一個(gè)存取周期時(shí)間。而對(duì)CPU來說，它可以在一個(gè)存取周期內(nèi)連續(xù)訪問8個(gè)存貯體,各體的讀寫過程將重疊進(jìn)行。.解：加法指令“ADDX（Ri）”是一條隱含指令，其中一個(gè)操作數(shù)來自AC。,另一個(gè)操作數(shù)在數(shù)據(jù)存貯器中，地址由通用寄存器的內(nèi)容（RD加上指令格式中的X量值決定，可認(rèn)為這是一種變址尋址。因此，指令周期的操作流程圖如圖B3.4：相應(yīng)的微操作控制信號(hào)列在框圖外。.解：分五個(gè)階段：請(qǐng)求總線，總線仲裁，尋址（目的地址），信息傳送，狀態(tài)返回（錯(cuò)誤報(bào)告）。如圖B3.5

總線時(shí)鐘啟動(dòng)信號(hào)^Lnrur數(shù)據(jù)線讀命令—*地址線一總線時(shí)鐘啟動(dòng)信號(hào)^Lnrur數(shù)據(jù)線讀命令—*地址線一~《地址）圖B3.5.解：該中斷系統(tǒng)可以實(shí)行5重中斷，中斷優(yōu)先級(jí)的順序是，優(yōu)先權(quán)1最高，主程序運(yùn)行于最低優(yōu)先權(quán)（優(yōu)先權(quán)為6）。圖B3.2中出現(xiàn)了4重中斷。圖B3.2中中斷過程如下：主程序運(yùn)行到「時(shí)刻，響應(yīng)優(yōu)先權(quán)4的中斷源的中斷請(qǐng)求并進(jìn)行中斷服務(wù)；到73時(shí)刻，優(yōu)先權(quán)4的中斷服務(wù)還未結(jié)束，但又出現(xiàn)了優(yōu)先權(quán)3的中斷源的中斷請(qǐng)求；暫停優(yōu)先權(quán)4的中斷服務(wù)，而響應(yīng)優(yōu)先權(quán)3的中斷。到T4時(shí)刻，又被優(yōu)先權(quán)2的中斷源所中斷，直到T6時(shí)刻，返回優(yōu)先權(quán)3的服務(wù)程序，到T7時(shí)刻，又被優(yōu)先權(quán)1的中斷源所中斷，到T8時(shí)刻，優(yōu)先權(quán)1的中斷服務(wù)完畢，返回優(yōu)先權(quán)3的服務(wù)程序，直到優(yōu)先權(quán)3的中斷服務(wù)結(jié)束，返回優(yōu)先權(quán)4的服務(wù)程序，優(yōu)先權(quán)4的服務(wù)程序到T”結(jié)束，最后返回主程序。圖B3.2中，優(yōu)先權(quán)3的服務(wù)程序被中斷2次，而優(yōu)先權(quán)5的中斷又產(chǎn)生。習(xí)題四選擇題（每小題1分，共10分）.現(xiàn)代計(jì)算機(jī)內(nèi)部一般采用二進(jìn)制形式，我國(guó)歷史上的即反映了二值邏輯的思想，它最早記載在上，距今以有約千年。A.八卦圖、論衡、二B.算籌、周脾算經(jīng)、二C.算籌、九章算術(shù)、一D.八卦圖、周易、三.定點(diǎn)字長(zhǎng)的字，采用2的補(bǔ)碼表示時(shí)，一個(gè)字所能表示的整數(shù)范圍是A.-128~+127 B.-127?+127C.-129-+128 D.-128-+128.下面浮點(diǎn)運(yùn)算器的描述中正確的句子是：oA.浮點(diǎn)運(yùn)算器可用階碼部件和尾數(shù)部件實(shí)現(xiàn)B.階碼部件可實(shí)現(xiàn)加、減、乘、除四種運(yùn)算C.階碼部件只進(jìn)行階碼相加、相減和比較操作D.尾數(shù)部件只進(jìn)行乘法和減法運(yùn)算.某計(jì)算機(jī)字長(zhǎng)6位，它的存貯容量是64K,若按字編址，那么它的尋址范圍是 A.0-64KB.0-32KC.0-64KBD.0-32k.雙端□存儲(chǔ)器在情況下會(huì)發(fā)生讀/寫沖突。A.左端口與右端口的地址碼不同B.左端口與右端口的地址碼相同C.左端口與右端口的數(shù)據(jù)碼不同D.左端口與右端口的數(shù)據(jù)碼相同.寄存器間接尋址方式中，操作數(shù)處在oA.通用寄存器B.主存單元C.程序計(jì)數(shù)器D.堆棧.微程序控制器中，機(jī)器指令與微指令的關(guān)系是。A.每一條機(jī)器指令由一條微指令來執(zhí)行.每一條機(jī)器指令由一段微指令編寫的微程序來解釋執(zhí)行C.每一條機(jī)器指令組成的程序可由一條微指令來執(zhí)行D.一條微指令由若干條機(jī)器指令組成.描述PCI總線中基本概念不正確的句子是oPCI總線是一個(gè)與處理器無關(guān)的高速外圍設(shè)備PCI總線的基本傳輸機(jī)制是猝發(fā)或傳送PCI設(shè)備一定是主設(shè)備D.系統(tǒng)中只允許有一條PCI總線.一張3.5寸軟盤的存儲(chǔ)容量為MB,每個(gè)扇區(qū)存儲(chǔ)的固定數(shù)據(jù)是A.1.44MB,512BB.1MB,1024BC.2MB,256BD.1.44MB,512KB.發(fā)生中斷請(qǐng)求的條件是OA.一條指令執(zhí)行結(jié)束 B.一次I/O操作結(jié)束C.機(jī)器內(nèi)部發(fā)生故障 D.一次DMA操作結(jié)束二填空題（每小題3分，共24分）2000年超級(jí)計(jì)算機(jī)浮點(diǎn)最高運(yùn)算速度達(dá)到每秒A.次。我國(guó)的B.號(hào)計(jì)算機(jī)的運(yùn)算速度達(dá)到C.次，使我國(guó)成為美國(guó)、日本后第三個(gè)擁有高速計(jì)算機(jī)的國(guó)家。一個(gè)定點(diǎn)數(shù)由A.和B.兩部分組成。根據(jù)小數(shù)點(diǎn)位置不同，定點(diǎn)數(shù)有C.和純整數(shù)之分。.對(duì)存儲(chǔ)器的要求是A.,B.,C..為了解決這三方面的矛盾計(jì)算機(jī)采用多級(jí)存儲(chǔ)體系結(jié)構(gòu)。.指令系統(tǒng)是表征一臺(tái)計(jì)算機(jī)性能的重要因素，它的A.和B.不僅影響到機(jī)器的硬件結(jié)構(gòu)，而且也影響到C.O.當(dāng)今的CPU芯片除了包括定點(diǎn)運(yùn)算器和控制器外，還包括A., 運(yùn)算器和C. 管理等部件。6.總線是構(gòu)成計(jì)算機(jī)系統(tǒng)的A.,是多個(gè)B.部件之間進(jìn)行數(shù)據(jù)傳送的通道.每一種外設(shè)都是在它自己的A?？刂葡逻M(jìn)行工作，而A則通過B.和C.相連并受C控制。.在計(jì)算機(jī)系統(tǒng)中，CPU對(duì)外圍設(shè)備的管理處程序查詢方式、程序中斷方式外，還有A.方式，B.方式，和C.方式。三.應(yīng)用題（11分）設(shè)［x］補(bǔ)=Xo.X1X2…Xn。求證：X=-Xo+ZXi21i=l（11分）指令格式如下所示，其中0P為操作碼，試分析指令格式特點(diǎn)。18 12 10954 00P—源寄存器目標(biāo)寄存器（11分）以知cache命中率H=0.98,主存比cache慢四倍，以知主存存取周期為200ns,求cache/主存的效率和平均訪問時(shí)間。（H分）某計(jì)算機(jī)有8條微指令h—k，每條微指令所包含的微命令控制信號(hào)見下表,a-j分別對(duì)應(yīng)10種不同性質(zhì)的微命令信號(hào)。假設(shè)一條微指令的控制字段僅限8位，請(qǐng)安排微指令的控制字段格式。（11分）（1）某總線在一個(gè)總線周期中并行傳送4個(gè)字節(jié)的數(shù)據(jù)，假設(shè)一個(gè)總線周期等于一個(gè)總線時(shí)鐘周期，總線時(shí)鐘頻率為33MHZ,求總線帶寬是多少？（2）如果一個(gè)總線中并行傳送64位數(shù)據(jù)，總線頻率升為66MHZ,求總線帶寬是多少？（11分）磁盤、磁帶、打印機(jī)三個(gè)設(shè)備同時(shí)工作。磁盤以20US的間隔發(fā)DMA請(qǐng)求,磁帶以30Ps的間隔發(fā)DMA請(qǐng)求,打印機(jī)以120us的間隔發(fā)DMA請(qǐng)求，假設(shè)DMA控制器每完成一次DMA傳輸所需時(shí)間為2Us,畫出多路DMA控制器工作時(shí)空?qǐng)D。習(xí)題四答案一.選擇題1.D2.A3.A,C4.B5.B6.B7.B8.C 9.A10.C二.填空題

A.10000億次B.神威C.3840億A.符號(hào)位B.數(shù)值域C.純小數(shù)A.容量大B.速度快C.成本低A.格式B.功能C.系統(tǒng)軟件A.CacheB.浮點(diǎn)C.存儲(chǔ)共機(jī)機(jī)

公主理A.互聯(lián)機(jī)構(gòu)B.系統(tǒng)功能共機(jī)機(jī)

公主理A.設(shè)備控制器B.適配器C.A.DMAB.通道C.外圍處三.應(yīng)用題1.證明：當(dāng)x>0時(shí)，xo=0,[x]補(bǔ)=O.X|X2...Xn=ZXi2-1=x/=1當(dāng)x<0時(shí)，x0=1,[x]補(bǔ)=l.XiX2???Xn= 2+X所以X=1.X1X2...X?-2=-1+0?X[X2???XnT+￡Xi2T/=1綜合上述兩種情況，可得出：x=-XoXiT（補(bǔ)碼與真值的關(guān)系）.解：（1）單字長(zhǎng)二地址指令。（2）操作碼字段0P可以指定27=128條指令。（3）源寄存器和目標(biāo)寄存器都是通用寄存器（可分別指定32個(gè)），所以是RR型指令，兩個(gè)操作數(shù)均存在寄存器中。（4）這種指令結(jié)構(gòu)常用于算術(shù)邏輯類指令。.解：R=Tm/Tc=4；Tc=Tm/4=50nsE=1/[R+（1-R）H]=l/[4+（1-4）XO.98]=0.94Ta=Tc/E=TcX[4-3X0.98]=50X1.06=53ns?.解：為了壓縮指令字的長(zhǎng)度，必須設(shè)法把一個(gè)微指令周期中的互斥性微命令信號(hào)組合在一個(gè)小組中，進(jìn)行分組譯碼。經(jīng)分析，（e,f,h）和（b,i,j）可分別組成兩個(gè)小組或兩個(gè)字段，然后進(jìn)行譯碼，可得六個(gè)微命令信號(hào)，剩下的a,c,d,g四個(gè)微命令信號(hào)可進(jìn)行直接控制,其整個(gè)控制字段組成如下：01e01直接控制10f10acdg11h11XXXXXXX4位2位2位

.解：(1)設(shè)總線帶寬用Dr表示，總線時(shí)鐘周期用T=1/f表示，一個(gè)總線周期傳送的數(shù)據(jù)量用D表示，根據(jù)定義可得：Dr=T/D=DXl/f=4BX33X106/s(2)64位=8B,Dr=DXf=8BX66X106/s=528MB/s6.解：答案如圖B4.1磁盤磁希-30#s磁希打印機(jī)DMA控制器DMA控制器閏園同時(shí)圖B4.1習(xí)題五一.選擇題（每題1分，共10分）.對(duì)計(jì)算機(jī)的產(chǎn)生有重要影響的是：OA牛頓、維納、圖靈B萊布尼茲、布爾、圖靈C巴貝奇、維納、麥克斯韋D萊布尼茲、布爾、克雷.假定下列字符碼中有奇偶校驗(yàn)位，但沒有數(shù)據(jù)錯(cuò)誤，采用偶校校驗(yàn)的字符碼是OA11001011B11010110C11000001D11001001.按其數(shù)據(jù)流的傳遞過程和控制節(jié)拍來看，陣列乘法器可認(rèn)為是。A全串行運(yùn)算的乘法器B全并行運(yùn)算的乘法器C串一并行運(yùn)算的乘法器D并一串型運(yùn)算的乘法器.某計(jì)算機(jī)字長(zhǎng)32位，其存儲(chǔ)容量為16MB,若按雙字編址，它的尋址范圍是A0—16MBB0—8MC0—8MB D0—16MB.雙端口存儲(chǔ)器在情況下會(huì)發(fā)生讀/寫沖突。A左端口與右端口的地址碼不同B左端口與右端口的地址碼相同C左端口與右端口的數(shù)據(jù)碼相同D左端口與右端口的數(shù)據(jù)碼不同.程序控制類指令的功能是oA進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算B進(jìn)行主存與CPU之間的數(shù)據(jù)傳送C進(jìn)行CPU和I/O設(shè)備之間的數(shù)據(jù)傳送D改變程序執(zhí)行順序.由于CPU內(nèi)部的操作速度較快，而CPU訪問一次主存所花的時(shí)間較長(zhǎng)，因此機(jī)器周期通常用來規(guī)定。A主存中讀取一個(gè)指令字的最短時(shí)間B主存中讀取一個(gè)數(shù)據(jù)字的最長(zhǎng)時(shí)間C主存中寫入一個(gè)數(shù)據(jù)字的平均時(shí)間D主存中讀取一個(gè)數(shù)據(jù)字的平均時(shí)間.系統(tǒng)總線中控制線的功能是oA提供主存、I/O接口設(shè)備的控制信號(hào)響應(yīng)信號(hào)B提供數(shù)據(jù)信息C提供時(shí)序信號(hào)D提供主存、I/O接口設(shè)備的響應(yīng)信號(hào).具有自同步能力的記錄方式是。ANRZ0BNRZiCPMDMFM10.IEEE1394的高速特性適合于新型高速硬盤和多媒體數(shù)據(jù)傳送，它的數(shù)據(jù)傳輸率可以是A100兆位/秒 B200兆位/秒 C400兆位/秒 D300兆位/秒二.填空題（每題3分，共24分）.Cache是一種A.存儲(chǔ)器，是為了解決CPU和主存之間B.不匹配而采用的一項(xiàng)重要硬件技術(shù)?，F(xiàn)發(fā)展為多級(jí)cache體系，C.分設(shè)體系。.RISC指令系統(tǒng)的最大特點(diǎn)是：A.；B.;C.種類少。只有取數(shù)/存數(shù)指令訪問存儲(chǔ)器。.并行處理技術(shù)已成為計(jì)算計(jì)技術(shù)發(fā)展的主流。它可貫穿于信息加工的各個(gè)步驟和階段。概括起來，主要有三種形式A.并行；B.并行；C.并行。.為了解決多個(gè)A.同時(shí)競(jìng)爭(zhēng)總線，B.必須具有C.部件。.軟磁盤和硬磁盤的A.原理與B.方式基本相同，但在C.和性能上存在較大差別。.選擇型DMA控制器在A.可以連接多個(gè)設(shè)備，而在B.只能允許連接一個(gè)設(shè)備，適合于連接C.設(shè)備。.主存與cache的地址映射有A.、B.、C.三種方式。其中組相連方式適度地兼顧了前二者的優(yōu)點(diǎn)，又盡量避免其缺點(diǎn)，從靈活性、命中率、硬件投資來說較為理想。.流水CPU是以A.為原理構(gòu)造的處理器，是一種非常B.的并行技術(shù)。目前的C.微處理器幾乎無一例外的使用了流水技術(shù)。三.應(yīng)用題（11分）CPU執(zhí)行一段程序時(shí)，cache完成存取的次數(shù)為3800次，主存完成存取的次數(shù)為200次，已知cache存取周期為50nS,主存為250ns，求cache/主存系統(tǒng)的效率和平均訪問時(shí)間。（11分）某加法器進(jìn)位鏈小組信號(hào)為C4c3c2G，低位來的信號(hào)為Co,請(qǐng)分別按下述兩種方式寫出c4c3c2G的邏輯表達(dá)式。（1）串行進(jìn)位方式 （2）并行進(jìn)位方式（11分）圖B5.1所示為存貯器的地址空間分布圖和存貯器的地址譯碼電路，后者可在A組跨接端和B組跨接端之間分別進(jìn)行接線。74LS139是2：4譯碼器，使能端G接地表示譯碼器處于正常譯碼狀態(tài)。

要求：完成A組跨接端與B組跨接端內(nèi)部的正確連接，以便使地址譯碼電路按圖的要求正確尋址。（11分）運(yùn)算器結(jié)構(gòu)如圖B5.2所示，Ri,R2,R3是三個(gè)寄存器，A和B是兩個(gè)三選一的多路開關(guān)，通路的選擇由AS0,ASi和BS。，BSi端控制，例如BSoBSi=11時(shí)，選擇R3,BSoBSi=01時(shí)，選擇Rt ,ALU是算術(shù)/邏輯單元。S|S2為它的兩個(gè)操作控制端。其功能如下：圖B5.2SiS2=00時(shí)，ALU輸出=ASiS2=01時(shí)，ALU輸出=A+BSiS2=10時(shí)，ALU輸出=A-BSiS2=ll時(shí)，ALU輸出=A十B請(qǐng)?jiān)O(shè)計(jì)控制運(yùn)算器通路的微指令格式。（11分）集中式仲裁有幾種方式？畫出獨(dú)立請(qǐng)求方式的邏輯圖，說明其工作原理。（11分）單級(jí)中斷中，采用串行排隊(duì)鏈法來實(shí)現(xiàn)具有公共請(qǐng)求線的中斷優(yōu)先級(jí)識(shí)別，請(qǐng)畫出中斷向量為001010,001011,001000三個(gè)設(shè)備的判優(yōu)識(shí)別邏輯圖。

B3.B4.B3.B4.習(xí)題五答案10.A、B、C10.A、B、CLA.高速緩沖B.速度C.指令cache與數(shù)據(jù)cache.A.指令條數(shù)B.指令長(zhǎng)度C.指令格式和尋址方式.A.時(shí)間B.空間C.時(shí)間+空間并行.A.主設(shè)備B.控制權(quán)C.總線仲裁.A.存儲(chǔ)B.記錄C.結(jié)構(gòu).A.物理B.邏輯C.高速.A.全相連B.直接相連C.組相連.A.時(shí)間并行性B.經(jīng)濟(jì)而實(shí)用C.高性能。應(yīng)用題解：命中率H=Ne/(Nc+Nm)=3800/(3800+200)=0.95主存慢于cache的倍率：r=tm/tc=250ns/50ns=5訪問效率：e=1/[r+(1-r)H]=1/[5+(1-5)X0.95]=833%平均訪問時(shí)間：ta=tc/e=50ns/0.833=60ns2.解：（1）串行進(jìn)位方式:G=Gi+PiCoc2=Gz+P2GC3=G3+P3C2C4=G4+P4C3（2）并行進(jìn)位方式：ClGi+PiCo其中：Gi=AiB|tG2=A1B2，G3=A3B3,G4=A4B4,Pi=Ai?B,P2=A2?B2P3=A3?b3P4=A4十B4C2=G2+P2Gi+P2PiCoC3=G3+P3G2+P3P2Gi+P3P2P,CoC4=G4+P4G3+P4P3G2+P4P3P2G1+P4P3P2Pi。其中Gi—G4,Pi—P4表達(dá)式與串行進(jìn)位方式相同。解：根據(jù)圖B5.3中已知，ROMi的空間地址為0000H——3FFFH,ROM2的地址空 間地址為4000H——7FFFH,RAM）的地址空間為C000H——DFFFH,RAM2的地址空間為E000H——FFFFHo(.)it見空向 向地址譯瑪?shù)蠄DB5.3對(duì)應(yīng)上述空間，地址碼最高4位A15一—An狀態(tài)如下：0000——0011ROM10100——0111ROM21100——1101RAM]1110——1111RAM22：4譯碼器對(duì)Ai5A12兩位進(jìn)行譯碼，產(chǎn)生四路輸出，其中：yo=OO對(duì)應(yīng)ROM(,yi=01對(duì)應(yīng)ROM2,y3=11對(duì)應(yīng)RAMi和RAM?。森后用A13區(qū)分是RAM](An=0)還是RAM2(Ai3=1),此處采用部分譯碼。由此，兩組端子的連接方法如下：1——6,2——5,3——7,8——12,11——14,9 3.解：采用水平微指令格式，且直接控制方式，順序控制字段假設(shè)4位，其中一位判別測(cè)試位：2位2餌2包 3位 1位3位AS()AS|S]S2BSgBS| LDR)>LDR2>LDR3P (1AR),11AR2>11AR3 直接控制 ?--二順序控制當(dāng)P=0時(shí)，直接用nARi——PAR,形成下一個(gè)微地址。當(dāng)P=1時(shí)，對(duì)UAR3進(jìn)行修改后形成下一個(gè)微地址。.解：有三種方式：鏈?zhǔn)讲樵兎绞?、?jì)數(shù)器定時(shí)查詢方式、獨(dú)立請(qǐng)求方式。獨(dú)立請(qǐng)求方式結(jié)構(gòu)圖如圖B5.4：圖B5.4.解：邏輯圖如圖B5.5：

00101000101!00100000101000101!001000習(xí)題六選擇題(每小題1分，共10分).完整的計(jì)算機(jī)應(yīng)包括OA運(yùn)算器、存儲(chǔ)器、控制器；B外部設(shè)備和主機(jī)；C主機(jī)和實(shí)用程序；D配套的硬件設(shè)備和軟件系統(tǒng)；.用64位字長(zhǎng)(其中1位符號(hào)位)表示定點(diǎn)小數(shù)時(shí)，所能表示的數(shù)值范圍是A|0,2M-1]B[0,263-1]C|0,262-l]D[0,263|.四片74181ALU和1片74812CLA器件相配合，具有如下進(jìn)位傳遞功能A行波進(jìn)位；B組內(nèi)先行進(jìn)位，組間先行進(jìn)位；C組內(nèi)先行進(jìn)位，組間行波進(jìn)位；D組內(nèi)行波進(jìn)位，組間先行進(jìn)位；.某機(jī)字長(zhǎng)32位，存儲(chǔ)容量為1MB,若按字編址，它的尋址范圍是。A0—IMB0—512KB C0—256K D0—256KB.某一RAM芯片，其容量為512X8位，除電源和接地端外，該芯片引出線的最小數(shù)目應(yīng)是OA23B25C50 D19.堆棧尋址方式中，設(shè)A為通用寄存器，SP為堆棧指示器，Msp為SP指示器的棧頂單元，如果操作的動(dòng)作是：(A)-Msp,(SP)-1-SP,那么出棧的動(dòng)作應(yīng)是oA(MSP)-A,(SP)+1-SP；B(SP)+1-SP,(MSP)-A；C(SP)-1-SP,(MSP)fA；D(MSP)-*A,(SP)--SP；.指令周期是指oACPU從主存取出一條指令的時(shí)間；BCPU執(zhí)行一條指令的時(shí)間；CCPU從主存取出一條指令加上CPU執(zhí)行這條指令的時(shí)間；D時(shí)鐘周期時(shí)間；.在的微型計(jì)算機(jī)系統(tǒng)中，外設(shè)可和主存貯器單元統(tǒng)一編址，因此可以不使用I/0指令。A單總線B雙總線C三總線D多總線.在微型機(jī)系統(tǒng)中，外圍設(shè)備通過 與主板的系統(tǒng)總線相連接。A適配器B設(shè)備控制器C計(jì)數(shù)器D寄存器.CD-ROM光盤的標(biāo)準(zhǔn)播放時(shí)間為60分鐘。在計(jì)算模式1情況下，光盤的存儲(chǔ)容量為A601MBB527MBC630MBD530MB填空題(每小題3分，共24分).計(jì)算機(jī)的硬件包括A.,B.,C.適配器，輸入輸出部分。.按IEEE764標(biāo)準(zhǔn)，一個(gè)浮點(diǎn)數(shù)由A.,階碼E,尾數(shù)m三部分組成。其中階碼E的值等于指數(shù)的B.加上一個(gè)固定C.。.存儲(chǔ)器的技術(shù)指標(biāo)有A.,B.,C.,存儲(chǔ)器帶寬。.指令操作碼字段表征指令的A.,而地址碼字段指示B.o微小型機(jī)多采用C.混合方式的指令格式。.CPU中至少有如下六類寄存器，除了A.寄存器，B.計(jì)數(shù)器，C.寄存器外，還應(yīng)有通用寄存器，狀態(tài)條件寄存器，數(shù)據(jù)緩沖寄存器。.總線有A. 特性，B. 特性，電氣特性，C.特性。.不同的CRT顯示標(biāo)準(zhǔn)所支持的最大A.和B.數(shù)目是C.的。8.中斷處理需要有中斷A.,中斷B.產(chǎn)生，中斷C.等硬件支持。三.應(yīng)用題(11分)設(shè)有兩個(gè)浮點(diǎn)數(shù)N,=2”XS.,N2=2j2XS2,其中階碼2位,階符1位，尾數(shù)四位，數(shù)符一位。設(shè)：工=(-10b,Si=(+0.1001)232=(+10)25=(+0.1011)2求：N,XN2,寫出運(yùn)算步驟及結(jié)果，積的尾數(shù)占4位，要規(guī)格化結(jié)果,用原碼陣列乘法器求尾數(shù)之積。(11分)已知某8位機(jī)的主存采用半導(dǎo)體存貯器，地址碼為18位，若使用4KX4位RAM芯片組成該機(jī)所允許的最大主存空間，并選用模塊條的形式，問：若每個(gè)摸條為32Kx8位，共需幾個(gè)模塊條？每個(gè)模塊內(nèi)共有多少片RAM芯片？主存共需多少RAM芯片？CPU如何卷?yè)窀髂K條？ _(11分)圖B6.1是某SRAM的寫入時(shí)序，其用1/W是讀、寫命令控制練'當(dāng)R/W線為低電平時(shí)，存貯器按給定地址把數(shù)據(jù)線上的數(shù)據(jù)寫入存貯器。請(qǐng)指出圖中時(shí)序的錯(cuò)誤，并畫出正確的寫入時(shí)序。地址-X②X③數(shù)據(jù)④x⑤cs^ r用尸\ 「(a)圖B6.1(11分)某計(jì)算機(jī)有如下部件：ALU,移位器，主存M,主存數(shù)據(jù)寄存器MDR,主存地址寄存器MAR,指令寄存器IR,通用寄存器R?——R3,暫存器C和D。

請(qǐng)將各邏輯部件組成一個(gè)數(shù)據(jù)通路，并標(biāo)明數(shù)據(jù)流向。r3畫出“ADDR?(R2)+”指令的指令周期流程圖，指令功能是(RJ+?R2))fRir3移位器IRRoMBRPC氏/ALUCR，DMAR圖B6.2(11分)集中式仲裁有幾種方式？畫出計(jì)數(shù)器定時(shí)查詢方式的邏輯結(jié)構(gòu)圖，說明其工作原理。(11分)刷存的主要性能指標(biāo)是它的帶寬。實(shí)際工作時(shí)顯示適配器的幾個(gè)功能部分要爭(zhēng)用刷存的帶寬。假定總帶寬的50%用于刷新屏幕，保留50%帶寬用于其他非刷新功能。(1)若顯示工作方式采用分辨率為1024X768,顏色深度為3B,幀頻(刷新速率)為72HZ,計(jì)算總帶寬。(2)為達(dá)到這樣高的刷存帶寬，應(yīng)采取何種技術(shù)措施？習(xí)題六答案一.選擇題D 2 B 3 B 4 C 5 D6 B 7 C 8 A 9 A 10 B二.填空題.A.運(yùn)算器B.存儲(chǔ)器C.控制器.A.符號(hào)位SB.基值EC.偏移量.A.存儲(chǔ)容量B.存儲(chǔ)時(shí)間C.存儲(chǔ)周期.A.操作B.特征與功能C.操作數(shù)的地址.A.指令B.程序C.地址.A.物理B.功能C.機(jī)械.A.分辨率B.顏色C.不同.A.優(yōu)先級(jí)仲裁B.向量C.控制邏輯三.應(yīng)用題(1)浮點(diǎn)乘法規(guī)則：NiXN2=(2”XSi)X(2j2XS2)=2<J1+j2)X(S1XS2)(2)碼求和：ji+j2=0(3)尾數(shù)相乘：

被乘數(shù)Si=0.1001,令乘數(shù)S2=0.1011,尾數(shù)絕對(duì)值相乘得積的絕對(duì)值，積的符號(hào)位=0?0=0o按無符號(hào)陣乘法器運(yùn)算得：NiXN2=2°X0.01100011（4）尾數(shù)規(guī)格化、舍入（尾數(shù)四位）NiXM=（+0.01100011）2=（+0.1100）2X2（-01）2.解：（1）由于主存地址碼給定18位，所以最大存儲(chǔ)空間為218=256K,主存的最大容量為256KB。現(xiàn)每個(gè)模塊條的存儲(chǔ)容量為32KB,所以主存共需256KB/32KB=8塊板。（2）每個(gè)模塊條的存儲(chǔ)容量為32KB,現(xiàn)使用4KX4位的RAM芯片拼成4KX8位（共8組），用地址碼的低12（Ao——Au）直接接到芯片地址輸入端，然后用地址的高3位（A”——A12）通過3：8譯碼器輸出分別接到8組芯片的選片端。共有8X2=16個(gè)RAM。（3）據(jù)前面所得，共需8個(gè)模條，每個(gè)模條上有16片芯片，故主存共需8X16=128片RAM芯片。.解：寫入存貯器時(shí)時(shí)序信號(hào)必須同步。通常，當(dāng)f/W線加負(fù)脈沖時(shí)，地址線和數(shù)據(jù)線的電平必須是禧定的。當(dāng)R/W線一達(dá)到邏輯0電平時(shí)，數(shù)據(jù)立典存貯。因此，當(dāng)R廠W線處于低狀態(tài)時(shí)，如果數(shù)據(jù)線改變數(shù)值，那么存貯券將存貯新的數(shù)據(jù)⑤。同樣，當(dāng)R/W線處于低狀態(tài)時(shí)，地址發(fā)生了變化，那么同樣的數(shù)據(jù)將存貯到新的地址（②或③）。地址~X地址~X|丁XX!!□(正確的寫入時(shí)序圖如下圖所示:圖B6.3.解：（1）各功能部件聯(lián)結(jié)成如圖所示數(shù)據(jù)通路：圖B6.4（2）此指令為RS型指令，一個(gè)操作數(shù)在Ri中，另一個(gè)操作數(shù)在R2為地址的內(nèi)存單元中，相加結(jié);令地址到MARMAR內(nèi)存單元中，相加結(jié);令地址到MARMAR送當(dāng)前指M—MBRfIR,(PC)+1做好準(zhǔn)備M—MBRfIR,(PC)+1做好準(zhǔn)備 ?（R］）Y②（RQI-MAR③MfMttRfD（C）+（b）fRiB6.5（說明）：①：取R1操作數(shù)fC暫存器。②：取當(dāng)前指令到IR,PC+1,為取下條指令①I④送地址到MAR。③：取出內(nèi)存單元中的操作數(shù)一D暫存器。④：相加后將和數(shù)一旦。.解：有三種方式：鏈?zhǔn)讲樵兎绞?，?jì)數(shù)器定時(shí)查詢方式，獨(dú)立請(qǐng)求方式。計(jì)數(shù)器定時(shí)查詢方式邏輯結(jié)構(gòu)圖如下：圖B6.6計(jì)數(shù)器定時(shí)查詢方式邏輯結(jié)構(gòu)圖如下：圖B6.6.解：（1）因?yàn)樗⑿滤鑾?分辨率X每個(gè)像素點(diǎn)顏色深度X刷新速度所以1024X768X3BX72/S=165888KB/S=162MB/S（2）為達(dá)到這樣高的刷存帶寬，可采用如下技術(shù)措施：使用高速的DRAM芯片組成刷存。刷存采用多體交錯(cuò)結(jié)構(gòu)。刷存內(nèi)顯示控制器的內(nèi)部總線寬度由32位提高到64位,甚至到128位。刷存采用雙端口存儲(chǔ)器結(jié)構(gòu)，將刷新端口與更新端口分開。習(xí)題七一選擇題（每小題1分，共10分）.至今為止，計(jì)算機(jī)中的所有信息仍以二進(jìn)制方式表示的理由是oA.節(jié)約元件； B運(yùn)算速度快； C物理器件的性能決定；D信息處理方便；.用32位字長(zhǎng)（其中1位符號(hào)位）表示定點(diǎn)小數(shù)是，所能表示的數(shù)值范圍是A[0,1-2-32]B[0,1-2-31]C[0,1-2-30]D[0,1].已知X為整數(shù)，且矍]補(bǔ)=10011011,則X的十進(jìn)制數(shù)值是oA+155B-101C-155D+101.貯存器是計(jì)算機(jī)系統(tǒng)的記憶設(shè)備，它主要用來-A存放數(shù)據(jù)B存放程序C存放數(shù)據(jù)和程序 D存放微程序.某微型機(jī)算計(jì)系統(tǒng)，其操作系統(tǒng)保存在軟盤上，其內(nèi)貯存器應(yīng)該采用ARAMBROMCRAM和ROMDCCP.指令系統(tǒng)采用不同尋址方式的目的是oA實(shí)現(xiàn)存貯程序和程序控制；B縮短指令長(zhǎng)度，擴(kuò)大尋址空間，提高編程靈活性；C可直接訪問外存；D提供擴(kuò)展操作碼的可能并降低指令譯碼的難度；.在CPU中跟蹤指令后繼地址的寄存器是oA主存地址寄存器 B程序計(jì)數(shù)器C指令寄存器 D狀態(tài)條件寄存器.系統(tǒng)總線地址的功能是oA選擇主存單元地址；B選擇進(jìn)行信息傳輸?shù)脑O(shè)備；C選擇外存地址；D指定主存和I/0設(shè)備接口電路的地址；.CRT的顏色數(shù)為256色，則刷新存儲(chǔ)器每個(gè)單元的字長(zhǎng)是.A256位B16位C8位D7位.采用DMA方式傳送數(shù)據(jù)時(shí)，每傳送一個(gè)數(shù)據(jù)就要用一個(gè)時(shí)間。二、填空題（每小題3分，共24分）.指令格式中，地址碼字段是通過A.來體現(xiàn)的，因?yàn)橥ㄟ^某種方式的變換，可以給出B.地址。常用的指令格式有零地址指令、單地址指令、C.三種.為運(yùn)算器構(gòu)造的A.運(yùn)算方法中常采用B.加減法C.乘除法或補(bǔ)碼乘除法..雙端口存儲(chǔ)器和多模塊交叉存儲(chǔ)器屬于A.存儲(chǔ)器結(jié)構(gòu).前者采用B.技術(shù),后者采用C.技術(shù)..堆棧是一種特殊的A.尋址方式,它采用B.原理.按結(jié)構(gòu)不同，分為C. 和存儲(chǔ)器堆棧..硬布線控制器的基本思想是：某一微操作控制信號(hào)是A.譯碼輸出,B.信號(hào)和C.信號(hào)的邏輯函數(shù)..當(dāng)代流行的標(biāo)準(zhǔn)總線追求與A.、B.、C. 無關(guān)的開發(fā)標(biāo)準(zhǔn)。.CPU周期也稱為A.；一個(gè)CPU周期包含若干個(gè)B.o任何一條指令的指令周期至少需要C.個(gè)CPU周期。.DMA方式采用下面三種方法：①A.訪內(nèi)；②B.；③C.交替訪內(nèi)。三.應(yīng)用題L（11分）求證:-[丫]樸=+[-y]*卜（11分）什么是閃速存儲(chǔ)器？它有那些特點(diǎn)？（11分）指令格式如下所示，0P為操作碼字段，試分析指令格式的特點(diǎn)。15 10 7 43 0OP 源寄存器 基值寄存器位移量（16位）（11分）某機(jī)運(yùn)算器框圖如圖B7.1所示，其中ALU由通用函數(shù)發(fā)生器組成,Mi—M3為多路開關(guān)，采用微程序控制，若用微指令對(duì)該運(yùn)算器要求的所有控制信號(hào)進(jìn)行微指令編碼的格式設(shè)計(jì)，列出各控制字段的編碼表。圖B7.1（11分）PCI總線周期類型可指定多少種總線命令？實(shí)際給出多少種？請(qǐng)說明存儲(chǔ)器讀/寫總線周期的功能。（11分）試分析圖B7.2所示寫電流波形屬于何種記錄方式。圖B7.2習(xí)題七答案一.選擇題C2.B3.B4.C5.CB7.B8.D9.C10.C二.填空題.A.尋址方式B.操作數(shù)有效C.二地址指令.A.簡(jiǎn)單性 B.補(bǔ)碼C.原碼.A.并行B.空間并行C.時(shí)間并行.A.數(shù)據(jù)B.先進(jìn)后出C.寄存器.A.指令操作碼 B.時(shí)序C.狀態(tài)條件.A.結(jié)構(gòu)B.CPU C.技術(shù).A.機(jī)器周期B.時(shí)鐘周期C.2.A.停止CPUB.周期挪用 C.DMA和CPU三.應(yīng)用題.因?yàn)?⑶樸+[y]樸=[x+y因令x=-y帶入上式，則有：I-yl?+[yk=【-y+yl樸=[Ok=o所以[-yl補(bǔ)=Tyl樸.解：閃速存儲(chǔ)器是高密度、非易損性的讀/寫半導(dǎo)體存儲(chǔ)器。從原理上看,它屬于ROM型存儲(chǔ)器，但是它又隨時(shí)改寫信息；從功能上看，它又相當(dāng)于RAM,所以傳統(tǒng)ROM與RAM的定義和劃分已失去意義，因而是一種新型的存儲(chǔ)器技術(shù)。閃速存儲(chǔ)器的特點(diǎn)：（1）固有的非易失性；（2）廉價(jià)的高密度；（3）可直接執(zhí)行；（4）固態(tài)性能；.解：（1）雙字長(zhǎng)二地址指令，用于訪問存儲(chǔ)器。（2）操作碼字段OP為6位，可以指定26=64種操作。一個(gè)操作數(shù)在源寄存器（共16個(gè)），另一個(gè)操作數(shù)在存儲(chǔ)器中（由基值寄存器和位移量決定），所以是RS型指令。.解：當(dāng)24個(gè)控制信號(hào)全部用微指令產(chǎn)生時(shí)，可采用字段譯碼法進(jìn)行編碼控制，采用的微指令格式如下（其中目地操作數(shù)字段與打入信號(hào)段可結(jié)合并公用，后者加上節(jié)拍脈沖控制即可）。3位3位 5位 3位 2位xxxxxxxxxxxxxxxx目的操作數(shù)源操作數(shù) 運(yùn)算操作 直接控制 判別下地址字段編碼表如下:目的操作數(shù)字段源操作數(shù)字段運(yùn)算操作字段直接及制字段001.,LDR.001eMS.SSS,010%LDR1010/Oilc,LDR]Oilf100d,LDRj100A.解：可指定16種，實(shí)際給出12種。存儲(chǔ)器讀/寫總線周期從猝發(fā)式傳送為基本機(jī)制，一次猝發(fā)式傳送總線周期通常由一個(gè)地址周期和一個(gè)或幾個(gè)數(shù)據(jù)周期組成。存儲(chǔ)器讀/寫周期的解釋，取決于PCI總線上的存儲(chǔ)器控制器是否支持存儲(chǔ)器/cache之間的PCI傳輸協(xié)議。如果支持，則存儲(chǔ)器讀/寫一般是通過cache來進(jìn)行；否則，是以數(shù)據(jù)非緩存方式來傳輸。.解：(1)是調(diào)頻制(FM)；(2)是改進(jìn)調(diào)頻制(MFM)；(3)是調(diào)相制(PE)；(4)是調(diào)頻制(FM)；(5)是不歸零制(NRZ)；(6)是“見1就翻制”(NRZ1)。習(xí)題八一.選擇題(每小題1分，共10分).某寄存器中的值有時(shí)是地址，因此只有計(jì)算機(jī)的才能識(shí)別它。A譯碼器B判斷程序C指令D時(shí)序信號(hào).用16位字長(zhǎng)(其中1位符號(hào)位)表示定點(diǎn)整數(shù)時(shí)，所能表示的數(shù)值范圍是A[0,216-1|B[0,2I5-1JC[0,214-1]D|0,2151.在定點(diǎn)運(yùn)算器中，無論采用雙符號(hào)位還是單符號(hào)位，必須有,它一般用來實(shí)現(xiàn)。A譯碼電路，與非門；B編碼電路，或非門；C溢出判斷電路，異或門；D移位電路，與或非門；.某SRAM芯片，其容量為512X8位，除電源端和接地端外，該芯片引出線的最小數(shù)目應(yīng)為=A23B25C50D19.以下四種類型的半導(dǎo)體存儲(chǔ)器中，以傳輸同樣多的字為比較條件，則讀出數(shù)據(jù)傳輸率最高的是OADRAMBSRAMC閃速存儲(chǔ)器DEPROM6.指令的尋址方式有順序和跳躍兩種方式，采用跳躍尋址方式，可以實(shí)現(xiàn)A堆棧尋址；B程序的條件轉(zhuǎn)移；C程序的無條件轉(zhuǎn)移；D程序的條件轉(zhuǎn)移或無條件轉(zhuǎn)移；.異步控制常用于作為其主要控制方式。A在單總線結(jié)構(gòu)計(jì)算機(jī)中訪問主存與外圍設(shè)備時(shí)；B微型機(jī)的CPU控制中；C組合邏輯控制的CPU中；D微程序控制器中；.多總線結(jié)構(gòu)的計(jì)算機(jī)系統(tǒng)，采用方法，對(duì)提高系統(tǒng)的吞吐率最有效。A多口存貯器；B提高主存的速度；C交叉編址多模塊存貯器；D高速緩沖存貯器；.磁盤驅(qū)動(dòng)器向盤片磁層記錄數(shù)據(jù)時(shí)采用方式寫入。A并行B串行C并行一串行 D串行一并行.IEEE1394所以能實(shí)現(xiàn)數(shù)據(jù)傳送的實(shí)時(shí)性，是因?yàn)閛A除異步傳送外，還提供等步傳送方式；B提高了時(shí)鐘頻率；C除優(yōu)先權(quán)仲裁外，還提供均等仲裁，緊急仲裁兩種總線仲裁方式；二.填空題(每小題3分，共24分).RISCCPU是克服CISC機(jī)器缺點(diǎn)的基礎(chǔ)上發(fā)展起來的，它具有的三個(gè)基本要素是：(1)一個(gè)有限的A.；(2)CPU配備大量的B.；(3)強(qiáng)調(diào)C.的優(yōu)化。.總線仲裁部件通過采用A.策略或B.策略，選擇其中一個(gè)主設(shè)備作為總線的下一次主方，接管C.O.重寫行光盤分A.和B.兩種，用戶可對(duì)這類光盤進(jìn)行C.信息。.多路行DMA控制器不僅在A.上而且在B.上可以連接多個(gè)設(shè)備，適合于連接C.設(shè)備。.多個(gè)用戶公享主存時(shí)，系統(tǒng)應(yīng)提供A.(,通常采用的方法是B.保護(hù)和C.保護(hù)，并用硬件來實(shí)現(xiàn)。.在端算機(jī)系統(tǒng)中，多不系統(tǒng)部件之間信息傳送的公共通路稱為A.o就其所傳送信息的性質(zhì)而言，在公共通路上傳送的信息包括數(shù)據(jù)、B.、C.信息。7：4d為指令中的形式地址，I為基址寄存器，PC為程序計(jì)數(shù)器。若有效地址

E=（PC）+D,則為A.尋址方式；若￡=（I）+D,則為B.；若為相對(duì)間接尋址方式，則有效地址為C.O8.在進(jìn)行浮點(diǎn)加減法運(yùn)算時(shí)，需要完成A.、尾數(shù)求和、B.、合入處理和C.等步驟。三.應(yīng)用題（11分）設(shè)［x「卜=Xo.XiX2...Xno求證:0,l>x>=0[x|補(bǔ)=2xo+x,其中xo=（11分）某機(jī)字長(zhǎng)16位，使用四片74181組成算術(shù)/邏輯運(yùn)算單元，設(shè)最低位序號(hào)標(biāo)注為第0位，（1）寫出第5位的進(jìn)位信號(hào)C6的邏輯表達(dá)式。（2）估算產(chǎn)生C6所需的最長(zhǎng)時(shí)間。（3）估算最長(zhǎng)求和時(shí)間。（11分）如圖B8.1表示用快表（頁(yè)表）的虛實(shí)地址轉(zhuǎn)換條件，快表放在相聯(lián)存貯器中，其容量為8個(gè)存貯單元，問：（1）當(dāng)CPU按虛地址1去訪問主存時(shí)主存的實(shí)地址碼是多少？（2）當(dāng)CPU按虛地址2去訪問主存時(shí)主存的實(shí)地址碼是多少？（3）當(dāng)CPU按虛地址3去訪問主存時(shí)主存的實(shí)地址碼是多少？謨頁(yè)在主存中的起始地址*物他址頁(yè)號(hào)頁(yè)內(nèi)啕吐謨頁(yè)在主存中的起始地址*物他址頁(yè)號(hào)頁(yè)內(nèi)啕吐圖B8.1（11分）圖B8.2給出了微程序控制的部分微指令序列，圖中每一框代表一條微指令。分支點(diǎn)a由指令寄存器IR5,Ir6兩位決定，分支點(diǎn)b由條件碼標(biāo)志c決定?，F(xiàn)采用斷定方式實(shí)現(xiàn)微程序的程序控制，已知微地址寄存器長(zhǎng)度為8位，要求：設(shè)計(jì)實(shí)現(xiàn)該微指令序列的微指令字順序控制字段的格式。畫出微地址轉(zhuǎn)移邏輯圖。(11分)某磁盤存貯器轉(zhuǎn)速為3000轉(zhuǎn)/分，共有4個(gè)記錄面，每毫米5道,每道記錄信息為12288字節(jié)，最小磁道直徑為230mm,共有275道。問：磁盤存貯器的容量是多少？最高位密度與最低位密度是多少？磁盤數(shù)據(jù)傳輸率是多少？平均等待時(shí)間是多少？給出一個(gè)磁盤地址格式方案。(11分)畫出程序中斷方式基本接口示意圖，簡(jiǎn)要說明Im,IR,EI,RD,BS五個(gè)觸發(fā)器的作用。習(xí)題八答案一.選擇題C 2 B 3 C 4 D 5C6 D 7 A 8 C 9 B 10C二.填空題LA.簡(jiǎn)單指令系統(tǒng) B.通用寄存器 C.指令流水線.A.優(yōu)先級(jí)B.公平 C.總線控制權(quán).A.磁光盤 B.相變盤 C.隨機(jī)寫入、擦除或重寫.A.物理B.邏輯上 C.慢速.A.存儲(chǔ)保護(hù)B.存儲(chǔ)區(qū)域 C.訪問方式.A.總線 B.地址 C.控制.A.相對(duì) B.基值C.E=((PC)+D).A.對(duì)階 B.結(jié)果規(guī)格化 C.溢出處理三.應(yīng)用題1.證明：當(dāng)1>X時(shí)，即X為正小數(shù)，貝！）>［xk=x20因?yàn)檎龜?shù)的補(bǔ)碼等于正數(shù)本身，所以1>X0.X1X2…Xn20,Xq=0當(dāng)1>X>-1時(shí)，即X為負(fù)小數(shù)，根據(jù)補(bǔ)碼定義有：>［x］補(bǔ)=2+x>l（mod2）即2>X0.X1X2…Xn>1,Xn=1所以正數(shù)：符號(hào)位x0=0負(fù)數(shù)：符號(hào)位XO=1{若1>x209X。=0,貝（］［x］補(bǔ)=2x0+x=x若-l〈x<0,x0=1,貝（J［x］補(bǔ)=2x°+x=2+xro,i>x>=o所以有［x］補(bǔ)=2Xo+x,Xo=I1,0>x>-12.解：（1）組成最低四位的74181進(jìn)位輸出為：C,=Cn“=G+P&=G+PCo,Co為向第0位進(jìn)位。其中，G=y3+y2x3+yix2x3+yoXiX2x3P=X0X1X2X3所以，C5=y,+X4C4C6=y5+X5C5=y5+x5y4+x5y4C4（2）設(shè)標(biāo)準(zhǔn)門延遲時(shí)間為T,“與或非”門延遲時(shí)間為1.5T,則進(jìn)位信號(hào)C。由最低位傳至Ce需經(jīng)一個(gè)反向器、兩極“與或非”門，故產(chǎn)生Ce的最長(zhǎng)延遲時(shí)間為：T+2X1.5T=4T（3）最長(zhǎng)求和時(shí)間應(yīng)從施加操作數(shù)到ALU算起：第一片74181有3級(jí)“與或非”門（產(chǎn)生控制參數(shù)x。，y。和以“），第二、三片74181共2級(jí)反向器和2級(jí)“與或非，，門（進(jìn)位鏈），第四片7181求和邏輯（1級(jí)與或非門和1級(jí)半加器,設(shè)其延遲時(shí)間為3T）,故總的加法時(shí)間為：to=3X1.5T+2T+2X1.5T+1.5T+3T=14T3.解：（1）用虛擬地址為1的頁(yè)號(hào)15作為快表檢索項(xiàng)，查得頁(yè)號(hào)為15的頁(yè)在主存中的起始地址為80000,故將80000與虛擬地址中的頁(yè)內(nèi)地址碼0324相加，求得主存實(shí)地址碼為80324o主存實(shí)地址碼=96000+0128=96128虛擬地址3的頁(yè)號(hào)為48,當(dāng)用48作檢索項(xiàng)在快表中檢索時(shí)，沒有檢索到頁(yè)號(hào)為48的頁(yè)面，此時(shí)操作系統(tǒng)暫停用戶作業(yè)程序的執(zhí)行,轉(zhuǎn)去執(zhí)行查頁(yè)表程序。如該頁(yè)面在主存中，則將該頁(yè)號(hào)及該頁(yè)在主存中的起始地址寫入主存；如該頁(yè)面不存在，則操作系統(tǒng)要將該頁(yè)面從外存調(diào)入主存，然后將頁(yè)號(hào)及其在主存中的起始地址寫入快.解：（1）己益微地址寄存器長(zhǎng)度為8位，故推知控存容量為256單元。所給條件中微程序有兩處分支轉(zhuǎn)移。如不考慮他分支轉(zhuǎn)移，則需要判別測(cè)試位Pi,P2(直接控制)，故順序控制字段共10位，其格式如下,羯表示微地址寄存器：Pl P2Ai,A2 Ag判別字段 下地址字段(2)轉(zhuǎn)移邏輯表達(dá)式如下：Ag=Pi,IRg,TjA7=Pi,IRs,TiAg=P2?Co?Ti其中Ti為節(jié)拍脈沖信號(hào)。在Pl條件下，當(dāng)IR6=1時(shí)，Ti脈沖到來時(shí)微地址寄存器的第8位&將置“1”，從而將該位由“0”修改為“1"。如果=0,則的的“0”狀態(tài)保持不變，A7,A6的修改也類似。根據(jù)轉(zhuǎn)移邏輯表達(dá)式，很容易畫出轉(zhuǎn)移邏輯電路圖，可用觸發(fā)器強(qiáng)制端實(shí)現(xiàn)。.解：每道記錄信息容量=12288字節(jié)每個(gè)記錄面信息容量=275X12288字節(jié)共有4個(gè)記錄面，所以磁盤存儲(chǔ)器總?cè)萘繛椋?X275X12288字節(jié)=13516800字節(jié)最高位密度以按最小磁道半徑R計(jì)算(Ri=115mm)：Di=12288字節(jié)/2itRi=17字節(jié)/mm最低位密度Dz按最大磁道半徑兄計(jì)算：R2=Ri+(275+5)=115+55=170mmD2=12288字節(jié)/2nRz=11.5字節(jié)/mm(3)磁盤傳輸率C=r?Nr=3000/60=50周/秒N=12288字節(jié)(信道信息容量)C=r?N=50X12288=614400字節(jié)/秒(4)平均等待時(shí)間=l/2r=1/(2X50)=10毫秒(5)磁盤存貯器假定只有一臺(tái)，所以可不考慮臺(tái)號(hào)地址。有4個(gè)記錄面，每個(gè)記錄面有275個(gè)磁道。假定每個(gè)扇區(qū)記錄1024個(gè)字節(jié)，則需要122884-1024字節(jié)=12個(gè)扇區(qū)。由此可得如下地址格式：14 6 5 4 3(柱面(磁道)號(hào)盤面(磁頭)號(hào) 扇區(qū)號(hào)圖B8.3.解：五個(gè)觸發(fā)器的作用：中斷屏蔽觸發(fā)器(Im)：CPU是否受理中斷或批準(zhǔn)中斷的標(biāo)志。Im標(biāo)志為“0”時(shí)，CPU可受理外界中斷請(qǐng)求。中斷請(qǐng)求觸發(fā)器（IR）：暫存中斷請(qǐng)求線上由設(shè)備發(fā)出的中斷請(qǐng)求信號(hào)，IR標(biāo)志為“1”時(shí)，表示設(shè)備發(fā)出了中斷請(qǐng)求。允許中斷觸發(fā)器（EI）：用程序指令來置位，控制是否允許某設(shè)備發(fā)出中斷請(qǐng)求。IE為"1"時(shí)，某設(shè)備可以向CPU發(fā)出請(qǐng)求。準(zhǔn)備就緒的標(biāo)志（RD）：一旦設(shè)備做好一次數(shù)據(jù)的接收或發(fā)送，便發(fā)出一個(gè)設(shè)備動(dòng)作完畢信號(hào)，使RS標(biāo)志為“1”。工作觸發(fā)器（BS）：設(shè)備“忙”的標(biāo)志。BS=1,表示啟動(dòng)設(shè)備工作。習(xí)題九選擇題（每小題1分，共10分）.八位微型計(jì)算機(jī)中乘除法大多數(shù)用實(shí)現(xiàn)。A軟件B硬件C固件D專用片子.在機(jī)器數(shù)中，零的表示是唯一的。A原碼B補(bǔ)碼C移碼D反碼.某SRAM芯片，其容量為512X8位，除電源和接地端外，該芯片引出線的最小數(shù)目應(yīng)是OA23B25C50D19.某機(jī)字長(zhǎng)32位，存儲(chǔ)容量64MB,若按字節(jié)編址，它的尋址范圍是。A0—8M B0—16MB C0—16MB D0—SMB.采用虛擬存貯器的主要目的是。A提高主存貯器的存取速度；B擴(kuò)大主存貯器的存貯空間，并能進(jìn)行自動(dòng)管理和調(diào)度；C提高外存貯器的存取速度；D擴(kuò)大外存貯器的存貯空間；.算術(shù)右移指令執(zhí)行的操作是.A符號(hào)位填0,并順次右移1位，最低位移至進(jìn)位標(biāo)志位；B符號(hào)位不變，并順次右移1位，最低位移至進(jìn)位標(biāo)志位；C進(jìn)位標(biāo)志位移至符號(hào)位，順次右移1位，最低位移至進(jìn)位標(biāo)志位；D符號(hào)位填1,并順次右移1位，最低位移至進(jìn)位標(biāo)志位；.微程序控制器中，機(jī)器指令與微指令的關(guān)系是oA每一條機(jī)器指令由一條微指令來執(zhí)行；B每一條機(jī)器指令由一段用微指令編成的微程序來解釋執(zhí)行；C一段機(jī)器指令組成的程序可由一條微指令來執(zhí)行；D一條微指令由若干條機(jī)器指令組成；.同步傳輸之所以比異步傳輸具有較高的傳輸頻率是因?yàn)橥絺鬏攐A不需要應(yīng)答信號(hào)；B總線長(zhǎng)度較短；C用一個(gè)公共時(shí)鐘信號(hào)進(jìn)行同步；D各部件存取時(shí)間較為接近；.美國(guó)視頻電子標(biāo)準(zhǔn)協(xié)會(huì)定義了一個(gè)VGA擴(kuò)展集，將顯示方式標(biāo)準(zhǔn)化，這稱為著名的顯示模式。AAVGA BSVGA CVESAEGA.CPU響應(yīng)中斷時(shí)，進(jìn)入“中斷周期”，采用硬件方法保護(hù)并更新程序計(jì)數(shù)器PC內(nèi)容，而不是由軟件完成，主要是為了oA能進(jìn)入中斷處理程序，并能正確返回源程序；B節(jié)省主存空間：C提高處理機(jī)速度；D易于編制中斷處理程序；二.填空題（每小題3分，共24分）.多媒體CPU是帶有A.技術(shù)的處理器。它是一種B.技術(shù)，特別適合于C.處理。.總廉南是總線系統(tǒng)的核心問題之一。為了同步主方、從方的操作，必須制訂A.o通常采用B.定時(shí)和C.定時(shí)兩種方式。.通道與CPU分時(shí)使用A.,實(shí)現(xiàn)了B.內(nèi)部數(shù)據(jù)處理和C.并行工作。.74181是采用先行進(jìn)位方式的4位并行加法器，74182是實(shí)現(xiàn)A.進(jìn)位的進(jìn)位邏輯。若某計(jì)算機(jī)系統(tǒng)字