計(jì)算機(jī)硬件技術(shù)基礎(chǔ)-2.2intel cpuPentium多媒體和超線程

自己改變，世界才會改變第二 微處理上課期間請關(guān) 微處理器概 和超線程技性能指2.2 CPU技提高處理能力的思路 CPU技提高處理能力的思路提高制作工藝(存在物理極限——減小單元電)CPUCP工作流程更合理，提高單位時(shí)間內(nèi)的執(zhí)行效率。計(jì)算機(jī)中程序的執(zhí)行可以按下述順序執(zhí)行特點(diǎn)是：控制簡單、但是作業(yè)速度慢、各部件總線接口部件BIU和執(zhí)行部件EU可并行工作，提高工作

8086/8088

BIU自動把指令取到指令隊(duì)列中，執(zhí)行部件EU

算 在執(zhí)行指令的過程中，EU不需

并行工作方式可以進(jìn)行（流水線），提高部件的利用率。 指令流水線指令流水線（InstructionsPipeline）是一種能夠供多條指令操作的處理器把CPU分成相對獨(dú)立的部件取指令FI(FetchInstruction):從內(nèi)存或高速緩存 譯碼D(Decode)取操作數(shù)FO(FetchOperands)執(zhí)行指令E(ExecutionInstruction):回寫W(WriteBack)將執(zhí)行結(jié)果保存到內(nèi)存或某個(gè)寄存器中CPU執(zhí)行指令的過程取指令FI(FetchInstruction):從內(nèi)存或高速緩存 譯碼D(Decode)取操作數(shù)FO(FetchOperands)執(zhí)行指令E(ExecutionInstruction):回寫W(WriteBack)將執(zhí)行結(jié)果保存到內(nèi)存或某個(gè)寄存器中

W1指令FI2指令

W2

FI3

FO4FI5

一條指令的處理過程被分成5～6t基

量（superscalar）處理機(jī)采用資源重復(fù)的并行性思想，設(shè)置多條指令流水線和多個(gè)功能部件。每個(gè)周期發(fā)送多條指令同時(shí)并行地對多條指令進(jìn)行流水U和V流水 80486Pentium量流水動態(tài)執(zhí)行技動態(tài)執(zhí)行技術(shù)。動態(tài)執(zhí)行技術(shù)是一個(gè)總稱，具體包括：亂序執(zhí)分支預(yù)推測執(zhí)行亂序執(zhí)行技亂序執(zhí)行（out-of-orderexecution，也可稱為錯(cuò)序執(zhí)亂序執(zhí)行技順序貼在一起（就象P亂序執(zhí)行技 (branchprediction)(speculationexecution)執(zhí)行——?jiǎng)討B(tài)執(zhí)行技術(shù)的：在指令結(jié)果出來之前，預(yù)測指令是否產(chǎn)生分支轉(zhuǎn)移，并推測執(zhí)行——準(zhǔn)確率思考：是否總是能夠預(yù)測準(zhǔn)確，是否總是節(jié)省時(shí)間？分支預(yù)測(branchprediction)和推測(speculationexecution)執(zhí)行——?jiǎng)討B(tài)執(zhí)行技術(shù)的：在指令結(jié)果出來之前，預(yù)測指令是否產(chǎn)同時(shí)采用轉(zhuǎn)移目標(biāo)緩沖 器（BranchBuffer，BTB)保存最近轉(zhuǎn)移指令的相歷史記錄。以便在預(yù)測錯(cuò)誤的情況下，盡快刷2.2.3多內(nèi)核技 解 MMX（MultiMediaExtension)二、SSESSE（streamingSIMDextension)技術(shù) 。（首次在PentiumIII中采用） SSE 技新增70條SIMD指令：50條SIMD（單指令多數(shù)據(jù)）浮點(diǎn)指令，主要用于3D處理；12條新 能技術(shù)背可以改善性能，但這樣的CPU性能提高在技術(shù)上存在較大的難度。實(shí)際上在應(yīng)用中基于很多原因，CPU的如果CPU不能正常數(shù)據(jù)(總線/內(nèi)存的瓶頸)，其執(zhí)行乏ILP(Instruction-LevelParallelism，多種指令同時(shí)執(zhí)行) 內(nèi)核模擬成兩個(gè)物理，讓單個(gè)處理器都能使用線程處理器結(jié)構(gòu)存在著兩種不同的方案——同時(shí)多線程處理器（SMT處理器）和單多處理器（CMPChipMulitprocessor）。2.2.5精簡指令令集計(jì)算CISC（ComplexInstructionSet“精簡指令集計(jì)算”（ReducedInstructionSet自1950年第一臺程序式計(jì)算機(jī)誕生以來，RISC結(jié)構(gòu)是最重要的之一，對傳統(tǒng)計(jì)算機(jī)結(jié)構(gòu)的技術(shù)和概念提出了，并會對今后的計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)產(chǎn)生深 典型的微處理器了 微處理142．83．164．32位處理器：80386/80486/Pentium系列（賽揚(yáng)）系5．32/64位兼容處理器 Core系6．64位處理器:Itanium系A(chǔ)MD微處理習(xí) 運(yùn)算器的兩個(gè)主要功能是 CPU是CentralProcessingUnit（ 動態(tài)執(zhí)行技術(shù)是一個(gè)總稱，具體包 等相關(guān)技術(shù)習(xí)2、下 不是馮·諾依曼結(jié)構(gòu)的特點(diǎn)計(jì)算機(jī)由運(yùn)算器、控制器 器、輸入設(shè)備、輸出設(shè)備5大部分組 器為中心，構(gòu)成計(jì)算機(jī)的硬件系 5、某微機(jī)有20條地址線，能夠直接尋址的地址范圍 1H- （B）0000H-（C）00001H- （D）00000H-6、下列對CPU的描述中 不正確 器單 （D）CPU內(nèi)含有應(yīng)用程16、計(jì)算機(jī)中，用于保存程序運(yùn)行狀態(tài)的寄存器 （A）IP寄存 （B）SP寄存 （C）CS寄存 （D）PSW寄存1、計(jì)算機(jī)機(jī)器數(shù)的浮點(diǎn)表示法通常 5、計(jì)算機(jī)硬件能直接執(zhí)行的語言 1