半導體制造工藝簡介

集成電路版圖設(shè)計與驗證第三章半導體制造工藝簡介半導體制造工藝簡介共68頁，您現(xiàn)在瀏覽的是第1頁!學習目的（1）了解晶體管工作原理，特別是MOS管的工作原理（2）了解集成電路制造工藝（3）了解COMS工藝流程半導體制造工藝簡介共68頁，您現(xiàn)在瀏覽的是第2頁!主要內(nèi)容3.1半導體基礎(chǔ)知識3.2工藝流程3.3工藝集成半導體制造工藝簡介共68頁，您現(xiàn)在瀏覽的是第3頁!3.1半導體基礎(chǔ)知識1、半導體能帶禁帶帶隙介于導體和絕緣體之間2、半導體載流子空穴和電子半導體制造工藝簡介共68頁，您現(xiàn)在瀏覽的是第4頁!3.1半導體基礎(chǔ)知識關(guān)于擴散電阻：集成電路中經(jīng)常見到的擴散電阻其實就是利用摻雜的方法改變材料的電阻率得到的。但是當摻雜的雜質(zhì)濃度增高時，電阻率會隨著濃度增高快速降低嗎？（與溫度有關(guān)：雜質(zhì)需要完全電離；摻雜半導體中載流子的遷移率會隨雜質(zhì)濃度增加而顯著下降）半導體制造工藝簡介共68頁，您現(xiàn)在瀏覽的是第5頁!3.1半導體基礎(chǔ)知識漏區(qū)和源區(qū)稱為有源區(qū)，是由摻雜形成的。柵：鋁柵和硅柵（性能更好）MOS晶體管尺寸定義：寬和長（2）MOS管工作原理反型層、溝道、飽和。飽和之后，溝道形成楔型，電流不再增加。（漏端電壓增加，但溝道的電阻率也在增加）半導體制造工藝簡介共68頁，您現(xiàn)在瀏覽的是第6頁!主要內(nèi)容3.1半導體基礎(chǔ)知識3.2工藝流程3.3工藝集成半導體制造工藝簡介共68頁，您現(xiàn)在瀏覽的是第7頁!3.2工藝流程材料制備半導體制造工藝簡介共68頁，您現(xiàn)在瀏覽的是第8頁!1制造工藝簡介（c）涂敷光刻膠（d）光刻膠通過掩膜版曝光半導體制造工藝簡介共68頁，您現(xiàn)在瀏覽的是第9頁!1制造工藝簡介（c）光刻工藝處理后的晶片（d）擴散或離子注入形成PN結(jié)光刻和刻蝕工藝；擴散和離子注入工藝半導體制造工藝簡介共68頁，您現(xiàn)在瀏覽的是第10頁!1制造工藝簡介工藝總結(jié)一：集成電路的制造是平面工藝，需要多層加工工藝總結(jié)二：芯片是由底層P-Sub到最上層的不同圖形層次疊加而成。半導體制造工藝簡介共68頁，您現(xiàn)在瀏覽的是第11頁!3工藝流程集成電路的制造工藝是由多種單道工藝組合而成的，單道工藝通常歸為以下三類：（1）薄膜制備工藝：包括外延生長、氧化工藝、薄膜淀積工藝，如制造金屬、絕緣層等。（2）圖形轉(zhuǎn)移工藝：包括管科工藝和刻蝕工藝。（3）摻雜工藝：包括擴散工藝和離子注入工藝。半導體制造工藝簡介共68頁，您現(xiàn)在瀏覽的是第12頁!3工藝流程制版——光刻掩膜版就是講電路版圖的各個層分別轉(zhuǎn)移到一種涂有感光材料的優(yōu)質(zhì)玻璃上，為將來再轉(zhuǎn)移到晶圓做準備，這就是制版。每層版圖都有相對應(yīng)的掩膜版，并對應(yīng)于不同的工藝。半導體制造工藝簡介共68頁，您現(xiàn)在瀏覽的是第13頁!5常用工藝之二：光刻目的：按照集成電路的設(shè)計要求，在SiO2或金屬層上面刻蝕出與光刻掩膜版完全相對應(yīng)的集合圖形，以實現(xiàn)選擇性擴散或金屬布線的目的。半導體制造工藝簡介共68頁，您現(xiàn)在瀏覽的是第14頁!塵埃粒子影響：潔凈室半導體制造工藝簡介共68頁，您現(xiàn)在瀏覽的是第15頁!掩膜半導體制造工藝簡介共68頁，您現(xiàn)在瀏覽的是第16頁!圖形轉(zhuǎn)移半導體制造工藝簡介共68頁，您現(xiàn)在瀏覽的是第17頁!5常用工藝之二：光刻集成電路中每一層的制備都需要涂一層光刻膠，都需要一層掩膜版，也需要曝光、顯影以及刻蝕。一個芯片制造可能需要20或30個這樣的材料層。多晶硅的刻蝕：預刻蝕、主刻蝕、過刻蝕半導體制造工藝簡介共68頁，您現(xiàn)在瀏覽的是第18頁!6常用工藝之三：刻蝕半導體制造工藝簡介共68頁，您現(xiàn)在瀏覽的是第19頁!6常用工藝之三：刻蝕各向異性腐蝕（濕法刻蝕）各向同性腐蝕：例如在鋁線的刻蝕過程中，加入含碳的氣體，以形成側(cè)壁鈍化，這樣可以獲得各向異性刻蝕效果半導體制造工藝簡介共68頁，您現(xiàn)在瀏覽的是第20頁!7常用工藝之四：摻雜作用：形成PN結(jié)，形成電阻，形成歐姆接觸，形成雙極晶體管的基區(qū)、發(fā)射區(qū)、集電區(qū)或MOS管的源和漏。主要的摻雜工藝：擴散和離子注入擴散：根據(jù)擴散的原理，使雜質(zhì)從高濃度處向低濃度處擴散。兩個要素：高溫和濃度梯度。半導體制造工藝簡介共68頁，您現(xiàn)在瀏覽的是第21頁!擴散和離子注入的對比半導體制造工藝簡介共68頁，您現(xiàn)在瀏覽的是第22頁!注入損傷注入損傷：帶有能量的離子進入半導體襯底，經(jīng)過碰撞和損失能量，最后停留下來。電子碰撞：電子激發(fā)或新的電子空穴對產(chǎn)生原子核碰撞：使原子碰撞，離開晶格，形成損傷，也稱晶格無序半導體制造工藝簡介共68頁，您現(xiàn)在瀏覽的是第23頁!退火由于離子注入所造成的損傷區(qū)及無序團，使遷移率和壽命等半導體參數(shù)受到嚴重影響。大部分的離子并不位于替位位置為了激活注入的離子，并回復遷移率和其他材料的參數(shù)，必須在適當?shù)臅r間與溫度下將半導體退火。半導體制造工藝簡介共68頁，您現(xiàn)在瀏覽的是第24頁!8常用工藝之五：薄膜制備四種薄膜：氧化膜；電介質(zhì)膜；多晶硅膜；金屬膜半導體制造工藝簡介共68頁，您現(xiàn)在瀏覽的是第25頁!8常用工藝之五：薄膜制備生產(chǎn)SiO2半導體制造工藝簡介共68頁，您現(xiàn)在瀏覽的是第26頁!物理氣相淀積（2）物理氣相淀積利用某種物理過程，例如蒸發(fā)或濺射，來實現(xiàn)物質(zhì)的轉(zhuǎn)移，即把材料的原子由源轉(zhuǎn)移到襯底表面，從而實現(xiàn)淀積形成薄膜。金屬的淀積通常是物理的。兩種方法：真空蒸發(fā)；濺射半導體制造工藝簡介共68頁，您現(xiàn)在瀏覽的是第27頁!物理氣相淀積標準（離子束）濺射：離子束被加速，撞擊靶材表面長程濺射：用于控制角度分布校直濺射：用于填充高寬比較大的接觸孔，防止空洞底部還沒有完全填充，其上部開口就被封閉起來。半導體制造工藝簡介共68頁，您現(xiàn)在瀏覽的是第28頁!化學氣相淀積CVD技術(shù)具有淀積溫度低、薄膜成分和厚度易于控制、均勻性和重復性好、臺階覆蓋優(yōu)良、適用范圍廣、設(shè)備簡單等一系列優(yōu)點。利用CVD方法幾乎可以淀積集成電路工藝中所需要的各種薄膜，例如摻雜或不摻雜的sio2、多晶硅、非晶硅、氮化硅、金屬(鎢、鉬)等。作用：外延層，二氧化硅膜，多晶硅膜，氮化硅膜半導體制造工藝簡介共68頁，您現(xiàn)在瀏覽的是第29頁!主要內(nèi)容3.1半導體基礎(chǔ)知識3.2工藝流程3.3工藝集成半導體制造工藝簡介共68頁，您現(xiàn)在瀏覽的是第30頁!1制作流程半導體制造工藝簡介共68頁，您現(xiàn)在瀏覽的是第31頁!2無源器件1、電阻（1）淀積：淀積電阻層，然后光刻刻蝕（2）擴散或離子注入：在硅襯底上熱生長的氧化層上開出一個窗口，注入或擴散與襯底類型相反的雜質(zhì)。半導體制造工藝簡介共68頁，您現(xiàn)在瀏覽的是第32頁!電阻電阻值計算，xj為結(jié)深當W=L時，G=g1/g用R■表示，稱為方塊電阻，單位為歐姆，習慣上用Ω/■表示。半導體制造工藝簡介共68頁，您現(xiàn)在瀏覽的是第33頁!電容半導體制造工藝簡介共68頁，您現(xiàn)在瀏覽的是第34頁!電感半導體制造工藝簡介共68頁，您現(xiàn)在瀏覽的是第35頁!3.1半導體基礎(chǔ)知識半導體硅原子結(jié)構(gòu)：4個共價鍵，比較穩(wěn)定，沒有明顯的自由電子。半導體制造工藝簡介共68頁，您現(xiàn)在瀏覽的是第36頁!3.1半導體基礎(chǔ)知識3、半導體分類N型半導體和P型半導體摻雜半導體的特點：（1）導電性受摻雜濃度影響。被替代的硅原子數(shù)越多，材料的電阻率越低，越容易導電。（2）多子的濃度取決于雜質(zhì)濃度，少子的濃度取決于溫度。半導體制造工藝簡介共68頁，您現(xiàn)在瀏覽的是第37頁!3.1半導體基礎(chǔ)知識4、PN結(jié)單向?qū)щ娦裕赫?、開關(guān)、穩(wěn)壓二極管。、5MOS場效應(yīng)管（1）MOS管結(jié)構(gòu)NMOS、PMOS和CMOSMOS管是左右對稱的，漏和源可以互換，只是外加電壓不同。半導體制造工藝簡介共68頁，您現(xiàn)在瀏覽的是第38頁!3.1半導體基礎(chǔ)知識（3）MOS管應(yīng)用柵壓越大，電子夠到越厚，溝道電阻率越低，電流越大。因此MOS晶體管是電壓控制電流的器件。數(shù)字電路：開關(guān)作用，柵壓為VDD或GND模擬電路：柵壓介于VDD和GND之間，調(diào)整電流大小，進行信號放大作用。半導體制造工藝簡介共68頁，您現(xiàn)在瀏覽的是第39頁!3.2工藝流程1制造工藝簡介2材料的作用3工藝流程4常用工藝之一：外延生長5常用工藝之二：光刻6常用工藝之三：刻蝕7常用工藝之四：摻雜8常用工藝之五：薄膜制備半導體制造工藝簡介共68頁，您現(xiàn)在瀏覽的是第40頁!1制造工藝簡介（a）n型硅晶片原材料（b）氧化后的晶片半導體制造工藝簡介共68頁，您現(xiàn)在瀏覽的是第41頁!1制造工藝簡介（a）顯影后的晶片（b）SiO2去除后的晶片氧化工藝半導體制造工藝簡介共68頁，您現(xiàn)在瀏覽的是第42頁!1制造工藝簡介（e）光刻工藝處理后的晶片（金屬化工藝）（f）完整工藝處理后的晶片（光刻工藝）半導體制造工藝簡介共68頁，您現(xiàn)在瀏覽的是第43頁!2材料的作用表2.1集成電路中所需要的材料導體：低值電阻，電容極板，器件邊線，接觸，焊盤半導體：襯底絕緣體：電容介質(zhì)，柵氧化層，橫向隔離，層間隔離，鈍化層半導體制造工藝簡介共68頁，您現(xiàn)在瀏覽的是第44頁!3工藝流程以上工藝重復、組合使用，就形成集成電路的完整制造工藝。光刻掩模版（mask）：版圖完成后要交付給代工廠，將版圖圖形轉(zhuǎn)移到晶圓上，就需要經(jīng)過一個重要的中間環(huán)節(jié)——制版，即制造一套分層的光刻掩膜版。半導體制造工藝簡介共68頁，您現(xiàn)在瀏覽的是第45頁!4常用工藝之一：外延生長半導體器件通常不是直接做在襯底上的，而是先在沉底上生長一層外延層，然后將器件做在外延層上。外延層可以與沉底同一種材料，也可以不同。在雙極型集成電路中：可以解決原件間的隔離；減小集電極串聯(lián)電阻。在CMOS集成電路中：可以有效避免閂鎖效應(yīng)。半導體制造工藝簡介共68頁，您現(xiàn)在瀏覽的是第46頁!5常用工藝之二：光刻主要步驟（1）在晶圓上涂一層光刻膠，并將掩膜版放在其上。（2）曝光。正膠感光部分易溶解，負膠則相反。（3）顯影、刻蝕。（4）去除光刻膠半導體制造工藝簡介共68頁，您現(xiàn)在瀏覽的是第47頁!接觸式和接近式曝光半導體制造工藝簡介共68頁，您現(xiàn)在瀏覽的是第48頁!光刻膠半導體制造工藝簡介共68頁，您現(xiàn)在瀏覽的是第49頁!圖形轉(zhuǎn)移半導體制造工藝簡介共68頁，您現(xiàn)在瀏覽的是第50頁!6常用工藝之三：刻蝕光刻：將圖形轉(zhuǎn)移到覆蓋在半導體硅片表面的光刻膠刻蝕：將圖形轉(zhuǎn)移到光刻膠下面組成器件的各層薄膜上濕法刻蝕：掩膜層下有橫向鉆蝕干法刻蝕：等離子體輔助刻蝕，是利用低壓放電等離子體技術(shù)的刻蝕方法半導體制造工藝簡介共68頁，您現(xiàn)在瀏覽的是第51頁!6常用工藝之三：刻蝕半導體制造工藝簡介共68頁，您現(xiàn)在瀏覽的是第52頁!6常用工藝之三：刻蝕半導體制造工藝簡介共68頁，您現(xiàn)在瀏覽的是第53頁!7常用工藝之四：摻雜離子注入：與擴散比，離子注入技術(shù)具有加工溫度低、大面積注入雜志仍能保證均勻、摻雜種類廣泛等優(yōu)點。原理：用一臺離子加速器加速雜志粒子向前運動，轟擊硅晶圓表面，最后雜志粒子能量損失后，滲入到晶圓內(nèi)部停留下來形成。漏源自對準：離子注入可以使用光刻好的薄膜材料作為掩膜來形成對準方法。半導體制造工藝簡介共68頁，您現(xiàn)在瀏覽的是第54頁!離子注入半導體制造工藝簡介共68頁，您現(xiàn)在瀏覽的是第55頁!晶格無序半導體制造工藝簡介共68頁，您現(xiàn)在瀏覽的是第56頁!8常用工藝之五：薄膜制備目的：通過物理或化學方式在硅晶圓上淀積材料層，來滿足集成電路設(shè)計的需要，如金屬、多晶硅及磷化玻璃等。常用方法：氧化、物理氣相淀積和化學氣相淀積半導體制造工藝簡介共68頁，您現(xiàn)在瀏覽的是第57頁!8常用工藝之五：薄膜制備（1）氧化SiO2的作用屏蔽雜質(zhì)、柵氧化層、介質(zhì)隔離、器件保護和表面鈍化SiO2的制備需要高純度，目前最常用的方法是熱氧化法。主要分為干氧氧化、水汽氧化和濕氧氧化三種。氮化硅的制備主要用作：金屬上下層的絕緣層、場氧的屏蔽層、芯片表面的鈍化層。半導體制造工藝簡介共68頁，您現(xiàn)在瀏覽的是第58頁!8常用工藝之五：薄膜制備氧化質(zhì)量半導體制造工藝簡介共68頁，您現(xiàn)在瀏覽的是第59頁!物理氣相淀積半導體制造工藝簡介共68頁，您現(xiàn)在瀏覽的是第60頁!化學氣相淀積（3）化學氣相淀積化學汽相淀積是指通過氣態(tài)物質(zhì)的化學反應(yīng)，在襯底上淀積一層薄膜材料的過程。CVD膜的結(jié)構(gòu)可以是單晶、多晶或非晶態(tài)，淀積單晶硅薄膜的CVD過程通常被稱為外延。半導體制造工藝簡介共68頁，您現(xiàn)在瀏覽的是第61頁!化學氣相淀積CVD生長的二氧化硅：用作金屬間的絕緣層，用于離子注入和擴散的掩蔽層，也可用于增加熱氧化生長的場氧化層的厚度熱生長的二氧化硅：具有最佳的電學特性?？捎糜诮饘?/p>