計(jì)算機(jī)組成原理復(fù)習(xí)題及答案

計(jì)算機(jī)組成原理復(fù)習(xí)題及答案計(jì)算機(jī)組成原理復(fù)習(xí)題及答案計(jì)算機(jī)組成原理復(fù)習(xí)題及答案資料僅供參考文件編號(hào)：2022年4月計(jì)算機(jī)組成原理復(fù)習(xí)題及答案版本號(hào)：A修改號(hào)：1頁次：1.0審核：批準(zhǔn):發(fā)布日期：一、填空、選擇或判斷多核處理機(jī)是空間并行計(jì)算機(jī)，它有___多__個(gè)CPU。計(jì)算機(jī)的發(fā)展大致經(jīng)歷了五代變化，其中第四代是1972-1990年的_大規(guī)模和超大規(guī)模集成電路______計(jì)算機(jī)為代表。計(jì)算機(jī)從第三代起，與IC電路集成度技術(shù)的發(fā)展密切相關(guān)。描述這種關(guān)系的是_摩爾__定律。1971年，英特爾公司開發(fā)出世界上第一片4位微處理器__Intel4004_____。首次將CPU的所有元件都放入同一塊芯片之內(nèi)。1978年，英特爾公司開發(fā)的___Intel8086_______是世界上第1片通用16位微處理器，可尋址存儲(chǔ)器是_1MB______。至今為止，計(jì)算機(jī)中的所有信息仍以二進(jìn)制方式表示的理由是__物理器件性能所致___。馮。諾依曼計(jì)算機(jī)工作方式的基本特點(diǎn)是__按地址訪問并順序執(zhí)行指令_____。20世紀(jì)50年代，為了發(fā)揮__硬件設(shè)備_____的效率，提出了_多道程序___技術(shù)，從而發(fā)展了操作系統(tǒng)，通過它對(duì)__硬軟資源______進(jìn)行管理和調(diào)度。計(jì)算機(jī)硬件能直接執(zhí)行的只有__機(jī)器語言_________。完整的計(jì)算機(jī)系統(tǒng)應(yīng)包括__配套的硬件設(shè)備和軟件系統(tǒng)______。計(jì)算機(jī)的硬件是有形的電子器件構(gòu)成，它包括_運(yùn)算器__、_控制器_、_存儲(chǔ)器__、_適配器_、_系統(tǒng)總線__、__外部設(shè)備__。當(dāng)前的中央處理機(jī)包括__運(yùn)算器_____、_控制器_____、__存儲(chǔ)器_____。計(jì)算機(jī)的軟件通常分為__系統(tǒng)軟件_______和___應(yīng)用軟件_____兩大類。用來管理計(jì)算機(jī)系統(tǒng)的資源并調(diào)度用戶的作業(yè)程序的軟件稱為__操作系統(tǒng)_____，負(fù)責(zé)將_高級(jí)____-語言的源程序翻譯成目標(biāo)程序的軟件稱為___編譯系統(tǒng)____。計(jì)算機(jī)系統(tǒng)中的存儲(chǔ)器分為__內(nèi)存____和__外存______。在CPU執(zhí)行程序時(shí)，必須將指令存放在__內(nèi)存______中。計(jì)算機(jī)存儲(chǔ)器的最小單位為___位______。1KB容量的存儲(chǔ)器能夠存儲(chǔ)___8192_____個(gè)這樣的基本單位。在計(jì)算機(jī)系統(tǒng)中，多個(gè)系統(tǒng)部件之間信息傳送的公共通路稱為_總線_____。就其所傳送的信息的性質(zhì)而言，在公共通路上傳送的信息包括__數(shù)據(jù)__、__地址__和__控制____信息。指令周期由__取指____周期和__執(zhí)行_____周期組成。下列數(shù)中最小的數(shù)為_______.A(101001)2B(52)8C(101001)BCDD(233)16下列數(shù)中最大的數(shù)為A()2B(227)8C(96)16D(143)5在機(jī)器數(shù)中，________的零的表示形式是唯一的。A原碼B補(bǔ)碼C反碼D原碼和反碼某機(jī)字長32位，采用定點(diǎn)小數(shù)表示，符號(hào)位為1位，尾數(shù)為31位，則可表示的最大正小數(shù)為___C____，最小負(fù)小數(shù)為___D_____A+(231-1)B-(1-2-32)C+(1-2-31)≈+1D-(1-2-31)≈-1某機(jī)字長32位，采用定點(diǎn)整數(shù)表示，符號(hào)位為1位，尾數(shù)為31位，則可表示的最大正整數(shù)為___A____，最小負(fù)整數(shù)為___D_____A+(231-1)B-(1-2-32)C+(2-30-1)D-(231-1)32位浮點(diǎn)數(shù)格式中，符號(hào)位為1位，階碼為8位，尾數(shù)為23位，則它所能表示的最大規(guī)格化正數(shù)為___A____A+(2-2-31)x2+127B+(1-2-23)x2+127C+(2-2-23)x2+255D2+127-2-23定點(diǎn)8位字長的字，采用2的補(bǔ)碼形式表示8位二進(jìn)制整數(shù)，可表示的數(shù)范圍為____。A-127~+127B-2-127~+2-127C2-128~2+127D-127~+128若某數(shù)x的真值為，在計(jì)算機(jī)中該數(shù)表示為，則該數(shù)所用的編碼方法是___補(bǔ)__碼。長度相同但格式不同的2種浮點(diǎn)數(shù)，假設(shè)前者階碼長、尾數(shù)短，后者階碼短、尾數(shù)長，其他規(guī)定均相同，則它們可表示的數(shù)的范圍和精度為___前者可表示的數(shù)的范圍大但精度低_______。某數(shù)在計(jì)算機(jī)中用8421BCD碼表示011110001001，其真值為__789___在浮點(diǎn)數(shù)原碼運(yùn)算時(shí)，判定結(jié)果為規(guī)格化數(shù)的條件是__尾數(shù)的最高數(shù)值位為1______運(yùn)算器雖有許多部件組成，但核心部分是__算術(shù)邏輯運(yùn)算單元_____在定點(diǎn)二進(jìn)制運(yùn)算器中，減法運(yùn)算一般通過___補(bǔ)碼運(yùn)算的二進(jìn)制加法器_____來實(shí)現(xiàn)在定點(diǎn)運(yùn)算器中，無論采用雙符號(hào)位還是單符號(hào)位，必須有__溢出判斷電路_____，它一般用__異或門___來實(shí)現(xiàn)。在定點(diǎn)數(shù)運(yùn)算中產(chǎn)生溢出的原因是__運(yùn)算結(jié)果的操作數(shù)超出了機(jī)器的表示范圍_____按其數(shù)據(jù)流的傳遞過程和控制節(jié)拍來看，陣列乘法器可認(rèn)為是__全并行運(yùn)算的乘法器_____計(jì)算機(jī)的存儲(chǔ)器采用分級(jí)存儲(chǔ)體系的主要目的是_解決存儲(chǔ)容量、價(jià)格和存取速度之間的矛盾____存儲(chǔ)周期是指_存儲(chǔ)器進(jìn)行連續(xù)讀和寫操作所允許的最短時(shí)間間隔____和外存儲(chǔ)器相比，內(nèi)存儲(chǔ)器的特點(diǎn)是_容量小、速度快、成本高_(dá)____某SRAM芯片，其存儲(chǔ)容量為64k*16位，該芯片的地址線和數(shù)據(jù)線數(shù)目為_16，16___某機(jī)字長32位，存儲(chǔ)容量256MB，若按字編址，它的尋址范圍是_64M___主存儲(chǔ)器和CPU之間增加cache的目的是__解決CPU和主存之間的速度匹配問題____雙端口存儲(chǔ)器所以能高速進(jìn)行讀/寫，是因?yàn)椴捎胈_兩套相互獨(dú)立的讀寫電路________下列因素下，與cache的命中率無關(guān)的是_______A主存的存取時(shí)間B塊的大小Ccache的組織方式Dcache的容量下列說法中正確的是_____A多體交叉存儲(chǔ)器主要解決擴(kuò)充容量問題Bcache與主存統(tǒng)一編址，cache的地址空間是主存地址空間的一部分C主存都是由易失性的隨機(jī)讀寫存儲(chǔ)器構(gòu)成的Dcache的功能全部由硬件實(shí)現(xiàn)下列關(guān)于存儲(chǔ)系統(tǒng)的描述中不正確的是______A每個(gè)程序的虛地址空間可以遠(yuǎn)大于實(shí)地址空間，也可以遠(yuǎn)小于實(shí)地址空間B多級(jí)存儲(chǔ)體系由cache、主存和虛擬存儲(chǔ)器構(gòu)成Ccache和虛擬存儲(chǔ)器這兩種存儲(chǔ)器管理策略都利用了程序的局部性原理D當(dāng)cache未命中時(shí)，CPU可以直接訪問主存，而外存與CPU之間則沒有直接通路下列關(guān)于存儲(chǔ)系統(tǒng)的描述中正確的是______

A虛擬存儲(chǔ)器技術(shù)提高了計(jì)算機(jī)的速度B若主存由兩部分組成，容量分別為2n和2m，則主存地址共需要n+m位C閃速存儲(chǔ)器是一種高密度、非易失性的只讀半導(dǎo)體存儲(chǔ)器D存取時(shí)間是指連續(xù)兩次讀操作所需間隔的最小時(shí)間虛擬段頁式存儲(chǔ)管理方案的特點(diǎn)為___空間浪費(fèi)小、存儲(chǔ)共享容易、存儲(chǔ)保護(hù)容易、能動(dòng)態(tài)連接_____下列有關(guān)存儲(chǔ)器的描述中，正確的是_______

A雙端口存儲(chǔ)器具有分離的讀端口和寫端口，因而CPU可以同時(shí)對(duì)其進(jìn)行讀、寫操作B存儲(chǔ)保護(hù)的目的是：在多用戶環(huán)境中，既要防止一個(gè)用戶程序出錯(cuò)而破壞系統(tǒng)軟件或其他用戶程序，又要防止一個(gè)用戶訪問不是分配給它的主存區(qū)，以達(dá)到數(shù)據(jù)安全與保密的要求C在虛擬存儲(chǔ)器中，外存和主存以相同的方式工作，因此允許程序員用比主存空間大得多的外存空間編程DCPU中通常都設(shè)置有若干個(gè)寄存器，這些寄存器與cache統(tǒng)一編址，但訪問速度更高采用虛擬存儲(chǔ)器的主要目的是___擴(kuò)大主存儲(chǔ)器的存儲(chǔ)空間，且能進(jìn)行自動(dòng)管理和調(diào)度___常用的虛擬存儲(chǔ)系統(tǒng)由__主存-輔存_____兩級(jí)存儲(chǔ)器組成，其中輔存是大容量的磁表面存儲(chǔ)器。在虛擬存儲(chǔ)器中，當(dāng)程序正在執(zhí)行時(shí)，由操作系統(tǒng)完成地址映射。在請(qǐng)求分頁存儲(chǔ)器管理方案中，若某用戶空間為16個(gè)頁面，頁長1KB，現(xiàn)有頁表如下，邏輯地址0A2CH所對(duì)應(yīng)的物理地址為__0E2CH______下列有關(guān)存儲(chǔ)器的描述中，正確的是______A在頁式虛擬存儲(chǔ)系統(tǒng)中，若頁面大小加倍，則缺頁中斷的次數(shù)會(huì)減半B虛擬存儲(chǔ)器的最大存儲(chǔ)空間為主存空間容量和輔存空間容量之和C內(nèi)碎片指的是內(nèi)存中的難以利用的小空閑分區(qū)，而外碎片指的是外存中難以利用的小空閑分區(qū)D交換技術(shù)利用了程序的局部性原理實(shí)現(xiàn)多任務(wù)并發(fā)環(huán)境中的存儲(chǔ)管理。指令系統(tǒng)中采用不同尋址方式的目的主要是__縮短指令長度，擴(kuò)大尋址空間，提高編程靈活性___單地址指令中為了完成兩個(gè)數(shù)的算術(shù)運(yùn)算，除地址碼指明的一個(gè)操作數(shù)外，另一個(gè)數(shù)常需采用___隱含尋址方式_____對(duì)某個(gè)寄存器中操作數(shù)的尋址方式稱為____寄存器______尋址。寄存器間接尋址方式中，操作數(shù)處在__主存單元____變址尋址方式中，操作數(shù)的有效地址等于___變址寄存器內(nèi)容加上位移量____程序控制類指令的功能是__改變程序執(zhí)行的順序___指令的尋址方式有順序和跳躍兩種方式。采用跳躍尋址方式，可以實(shí)現(xiàn)__程序的條件轉(zhuǎn)移或無條件轉(zhuǎn)移_____指出下面描述匯編語言特性的句子中概念上有錯(cuò)誤的句子。A對(duì)程序員的訓(xùn)練要求來說，需要硬件知識(shí)B匯編語言對(duì)機(jī)器的依賴性高C匯編語言的源程序通常比高級(jí)語言源程序短小D匯編語言編寫的程序執(zhí)行速度比高級(jí)語言快下列說法中不正確的是____A機(jī)器語言和匯編語言都是面向機(jī)器的，它們和具體機(jī)器的指令系統(tǒng)密切相關(guān)B指令的地址字段指出的不是地址，而是操作數(shù)本身，這種尋址方式稱為直接尋址C串聯(lián)堆棧一般不需要堆棧指示器，但串聯(lián)堆棧的讀出是破壞性的D存儲(chǔ)器堆棧是主存的一部分，因而也可以按照地址隨機(jī)進(jìn)行讀寫操作就取操作數(shù)的速度而言，下列尋址方式中速度最快的是___B__，速度最慢的是_C____，不需要訪存的尋址方式是___B___A直接尋址B立即尋址C間接尋址下列說法中不正確的是_______A變址尋址時(shí)，有效數(shù)據(jù)存放在主存中B堆棧是先進(jìn)后出的隨機(jī)存儲(chǔ)器C堆棧指針SP的內(nèi)容表示當(dāng)前堆棧內(nèi)所存儲(chǔ)的數(shù)據(jù)的個(gè)數(shù)D內(nèi)存中指令的尋址和數(shù)據(jù)的尋址是交替進(jìn)行的下列項(xiàng)中，不符合RISC指令系統(tǒng)的特點(diǎn)是_______A指令長度固定，指令種類少B尋址方式種類盡量減少，指令功能盡可能強(qiáng)C增加寄存器的數(shù)目，以盡量減少訪存次數(shù)D選取使用頻率最高的一些簡(jiǎn)單指令，以及很有用但不復(fù)雜的指令下面關(guān)于RISC技術(shù)和描述中，正確的是______A采用RISC技術(shù)后，計(jì)算機(jī)的體系結(jié)構(gòu)又恢復(fù)到早期的比較簡(jiǎn)單的情況B為實(shí)現(xiàn)兼容，新設(shè)計(jì)的RISC是從原來的CISC系統(tǒng)的指令系統(tǒng)中挑選一部分實(shí)現(xiàn)的CRISC的主要目標(biāo)是減少指令數(shù)DRISC設(shè)有乘、除法指令和浮點(diǎn)運(yùn)算指令下面操作中應(yīng)該由特權(quán)指令完成的是_________A設(shè)置定時(shí)器的初值B從用戶模式切換到管理員模式C開定時(shí)器中斷D關(guān)中斷在CPU中跟蹤指令后繼地址的寄存器是__程序計(jì)數(shù)器______操作控制器的功能是__從主存取出指令，完成指令操作碼譯碼，產(chǎn)生有關(guān)的操作控制信號(hào)______由于CPU內(nèi)部的操作速度較快，而CPU訪問一次主存所花的時(shí)間較長，因此機(jī)器周期常用____主存中讀取一個(gè)指令字的最短時(shí)間______來規(guī)定同步控制是__由統(tǒng)一時(shí)序信號(hào)控制的方式_____異步控制常用于__在單總線結(jié)構(gòu)計(jì)算機(jī)中訪問主存與外圍設(shè)備時(shí)___作為其主要控制方式微程序控制器中，機(jī)器指令與微指令的關(guān)系是_每一條機(jī)器指令由一段用微指令編成的微程序來解釋執(zhí)行____描述流水COU基本概念中正確的句子是______A流水CPU是以空間并行性為原理構(gòu)造的處理器B流水CPU一定是RISC機(jī)器C流水CPU一定是多媒體CPUD流水CPU是一種非常經(jīng)濟(jì)而實(shí)用的時(shí)間并行技術(shù)描述多媒體CPU基本概念中不正確的是_____

A多媒體CPU是帶有MMX技術(shù)的處理器BMMX指令集是一種MIMD（多指令流多數(shù)據(jù)流）的并行處理指令C多媒體CPU是以一種超標(biāo)量結(jié)構(gòu)為基礎(chǔ)的CISC機(jī)器下列部件中不屬于控制器的部件是__________A指令寄存器B操作控制器C程序計(jì)數(shù)器D狀態(tài)條件寄存器下列部件中不屬于執(zhí)行部件的是__________A控制器B存儲(chǔ)器C運(yùn)算器D外圍設(shè)備計(jì)算機(jī)操作的最小時(shí)間單位是__時(shí)鐘周期________就微命令的編碼方式而言,若微操作命令的個(gè)數(shù)已確定,則___編碼表示法比直接表示法的微指令字長短_______下列說法中正確的是_______A微程序控制方式和硬聯(lián)線控制方式相比較,前者可以使指令的執(zhí)行速度更快B若采用微程序控制方式,則可用μPC取代PCC控制存儲(chǔ)器可以用掩模ROM、E2PROM或閃速存儲(chǔ)器實(shí)現(xiàn)D指令周期也稱為CPU周期下列表述中，微指令結(jié)構(gòu)設(shè)計(jì)不追求的目標(biāo)是_______A提高微程序的執(zhí)行速度B提高微程序設(shè)計(jì)的靈活性C縮短微指令的長度D增大控制存儲(chǔ)器的容量計(jì)算機(jī)使用總線結(jié)構(gòu)的主要優(yōu)點(diǎn)是便于實(shí)現(xiàn)積木化，同時(shí)__減少了信息傳輸線的條數(shù)____在集中式總線仲裁中，__獨(dú)立請(qǐng)求方式__方式響應(yīng)時(shí)間最快，__菊花鏈方式____方式對(duì)電路故障最敏感系統(tǒng)總線中地址線的功用是__用于指定主存單元和I/O設(shè)備接口電路的地址_____數(shù)據(jù)總線的寬度由總線的___功能特性___定義在單機(jī)系統(tǒng)中，三總線結(jié)構(gòu)的計(jì)算機(jī)的總線系統(tǒng)由__系統(tǒng)總線、內(nèi)存總線和I/O總線_______組成從總線的利用率來看，__三總線結(jié)構(gòu)____的效率最低，從整個(gè)系統(tǒng)的吞吐量來看，__三總線結(jié)構(gòu)____的效率最高下列陳述中不正確的是_______A在雙總線系統(tǒng)中，訪存操作和輸入/輸出操作各有不同的指令B系統(tǒng)吞吐量主要取決于主存的存取周期C總線的功能特性定義每一根線上的信號(hào)的傳遞方向及有效電平范圍D早期的總線結(jié)構(gòu)以CPU為核心，而在當(dāng)代的總線系統(tǒng)中，由總線控制器完成多個(gè)總線請(qǐng)求者之間的協(xié)調(diào)與仲裁一個(gè)適配器必須有兩個(gè)接口：一是和系統(tǒng)總線的接口，CPU和適配器的數(shù)據(jù)交換是__并行__方式；二是和外設(shè)的接口，適配器和外設(shè)的數(shù)據(jù)交換是__并行或串行____方式下列陳述中不正確的是_____A總線結(jié)構(gòu)傳送方式可以提高數(shù)據(jù)的傳輸速度B與獨(dú)立請(qǐng)求方式相比，鏈?zhǔn)讲樵兎绞綄?duì)電路的故障更敏感CPCI總線采用同步時(shí)序協(xié)議和集中式仲裁策略D總線的帶寬是總線本身所能達(dá)到的最高傳輸速率在__單總線__的計(jì)算機(jī)系統(tǒng)中，外設(shè)可以和主存儲(chǔ)器單元統(tǒng)一編址，因此可以不使用I/O指令以RS-232為接口，進(jìn)行7位ASCII碼字符傳送，帶有一位奇校驗(yàn)位和兩位停止位，當(dāng)波特率為9600波特時(shí)，字符傳送率為___960___下列各項(xiàng)中，___各部件的存取時(shí)間比較接近___是同步傳輸?shù)奶攸c(diǎn)計(jì)算機(jī)系統(tǒng)的輸入輸出接口是___主機(jī)與外圍設(shè)備____之間的交接界面下列各種情況中，應(yīng)采用異步傳輸方式的是_______AI/O接口與打印機(jī)交換信息BCPU與存儲(chǔ)器交換信息CCPU與I/O接口交換信息DCPU與PCI總線交換信息計(jì)算機(jī)的外圍設(shè)備是指___除了CPU和內(nèi)存以外的其他設(shè)備___軟磁盤、硬磁盤、磁帶機(jī)、光盤、固態(tài)盤屬于__外存儲(chǔ)器___設(shè)備；鍵盤、鼠標(biāo)、顯示器、打印機(jī)、掃描儀、數(shù)字化儀屬于_人機(jī)界面___設(shè)備；LAN適配卡、Modem屬于_遠(yuǎn)程通信_(tái)__設(shè)備在微型機(jī)系統(tǒng)中外圍設(shè)備通過___適配器____與主板的系統(tǒng)總線相連接。磁盤驅(qū)動(dòng)器向盤片磁層記錄數(shù)據(jù)時(shí)采用___串行___方式寫入CD-ROM光盤是__只讀____型光盤，可用作計(jì)算機(jī)的__外___存儲(chǔ)器和數(shù)字化多媒體設(shè)備。若磁盤的轉(zhuǎn)速提高一倍，則__平均定位時(shí)間不變___A平均存取時(shí)間減半B平均找道時(shí)間減半C存儲(chǔ)密度可以提高一倍D活動(dòng)頭磁盤存儲(chǔ)器的平均存取時(shí)間是指__平均等待時(shí)間____在不同速度的設(shè)備之間傳送數(shù)據(jù)可用同步方式，也可用異步方式。早期微型機(jī)中，不常用的I/O信息交換方式是通道方式串行接口是指接口與系統(tǒng)總線之間并行傳送，接口與I/O設(shè)備之間串行傳送。中斷向量可提供中斷服務(wù)程序入口地址。在中斷系統(tǒng)中，CPU一旦響應(yīng)中斷，則立即關(guān)閉中斷屏蔽標(biāo)志，以防止本次中斷響應(yīng)過程被其他中斷源產(chǎn)生另一次中斷干擾。為了便于實(shí)現(xiàn)多級(jí)中斷，保存現(xiàn)場(chǎng)信息最有效的方法是采用堆棧。CPU輸出數(shù)據(jù)的速度遠(yuǎn)遠(yuǎn)高于打印機(jī)的打印速度，為解決這一矛盾，可采用緩沖技術(shù)。在采用DMA方式高速傳輸數(shù)據(jù)時(shí)，數(shù)據(jù)傳送是在DMA控制器本身發(fā)出的控制信號(hào)控制下完成的。采用DMA方式傳送數(shù)據(jù)時(shí)，每傳送一個(gè)數(shù)據(jù)就要占用一個(gè)存儲(chǔ)周期時(shí)間。周期挪用方式常用于DMA方式的輸入/輸出中。下列陳述中，正確的是_____。A磁盤是外部存儲(chǔ)器，和輸入/輸出系統(tǒng)沒有關(guān)系B對(duì)速度極慢或簡(jiǎn)單的外圍設(shè)備可以不考慮設(shè)備的狀態(tài)直接進(jìn)行接收數(shù)據(jù)和發(fā)送數(shù)據(jù)C從輸入/輸出效率分析，DMA方式效率最高，中斷方式次之，程序查詢方式最低，所以才有DMA方式淘汰中斷方式、中斷方式淘汰程序查詢方式的發(fā)展過程D在程序查詢方式、中斷方式中需要組織I/O接口，而DMA方式和通道方式就不需要了下列陳述中，正確的是_____A在程序查詢方式的優(yōu)點(diǎn)是簡(jiǎn)單，不需要考慮優(yōu)先級(jí)問題B優(yōu)先級(jí)是中斷排隊(duì)鏈中的位置順序，因此在構(gòu)造系統(tǒng)時(shí)需要首先考慮系統(tǒng)的效率合理地安排優(yōu)先級(jí)C單極中斷不支持中斷嵌套，所以沒有優(yōu)先級(jí)的問題D優(yōu)先級(jí)是外設(shè)所代表的事件的性質(zhì)下列陳述中，正確的是_____A中斷技術(shù)在實(shí)時(shí)系統(tǒng)中非常重要，在于CPU在任何時(shí)候都可響應(yīng)中斷請(qǐng)求，保證了系統(tǒng)的實(shí)時(shí)要求B在單極中斷中，CPU響應(yīng)中斷時(shí)會(huì)設(shè)置中斷屏蔽狀態(tài)，這樣中斷過程就不會(huì)被其他中斷打擾；而在多級(jí)中斷系統(tǒng)中，為了支持多重中斷，即優(yōu)先級(jí)高的中斷可以打斷優(yōu)先級(jí)低的中斷，所以CPU響應(yīng)中斷時(shí)就不設(shè)置中斷屏蔽狀態(tài)了。C在多級(jí)中斷系統(tǒng)中，為了支持中斷嵌套，中斷服務(wù)程序首先要開中斷下列陳述中，不正確的是______A緩沖技術(shù)是輸入/輸出系統(tǒng)用于平滑CPU和外設(shè)速度差異的基本手段B中斷事件對(duì)輸入/輸出系統(tǒng)而言是一種隨機(jī)事件C無條件傳送方式的對(duì)象是速度極慢或簡(jiǎn)單的外圍設(shè)備DCPU可以通過通道指令管理通道二、簡(jiǎn)答題馮?諾依曼型計(jì)算機(jī)的主要設(shè)計(jì)思想是什么它包括哪些主要組成部分指令和數(shù)據(jù)均存放在內(nèi)存中，計(jì)算機(jī)如何區(qū)分它們是指令還是數(shù)據(jù)現(xiàn)代計(jì)算機(jī)系統(tǒng)如何進(jìn)行多級(jí)劃分這種分級(jí)觀點(diǎn)對(duì)計(jì)算機(jī)設(shè)計(jì)會(huì)產(chǎn)生什么影響在計(jì)算機(jī)中對(duì)數(shù)據(jù)進(jìn)行運(yùn)算操作時(shí)，為什么要引入補(bǔ)碼表示法試比較RAM和ROM提高訪存速度可采取哪些措施簡(jiǎn)要說明之什么是“程序訪問的局部性”存儲(chǔ)系統(tǒng)中哪一級(jí)采用了程序訪問的局部性原理主存儲(chǔ)器的技術(shù)指標(biāo)主要有哪些各簡(jiǎn)述之。什么叫指令的尋址方式指令尋址方式分別有哪幾種什么叫數(shù)據(jù)尋址方式數(shù)據(jù)尋址方式分別有幾種一個(gè)較完善的指令系統(tǒng)包括哪幾類指令RISC中文意思是什么它的特點(diǎn)是哪些CPU中有哪幾類主要寄存器，用一句話回答其功能簡(jiǎn)述微程序設(shè)計(jì)技術(shù)的基本思想簡(jiǎn)述硬連線控制器的基本思想說明總線結(jié)構(gòu)對(duì)計(jì)算機(jī)系統(tǒng)性能的影響分析總線寬度對(duì)系統(tǒng)性能的影響比較同步定時(shí)與異步定時(shí)的優(yōu)缺點(diǎn)段式虛擬存儲(chǔ)器對(duì)程序員是否透明請(qǐng)說明原因什么叫接口接口有什么功能基本組成包括哪些部件I/O與主機(jī)交換信息有哪幾種控制方式各有何特點(diǎn)什么是通道通道的基本功能是什么什么叫中斷允許什么叫中斷屏蔽為什么要設(shè)置中斷允許與中斷屏蔽為什么DMA方式比中斷方式具有更高的I/O效率請(qǐng)用圖示說明三級(jí)存儲(chǔ)體系分別由哪些部分組成，并比較cache-主存和主存-輔存這兩個(gè)存儲(chǔ)層次的相同點(diǎn)和不同點(diǎn)。什么是操作系統(tǒng)操作系統(tǒng)的功能有哪些什么是特權(quán)指令什么是進(jìn)程進(jìn)程有哪些狀態(tài)簡(jiǎn)述cache和虛存的相同點(diǎn)與不同點(diǎn)。影響計(jì)算機(jī)指令格式的因素是什么指令能反映什么信息三、計(jì)算題已知：x=，y=，求：[12x]補(bǔ)，[14x]補(bǔ)，[-x]補(bǔ)，[12y]補(bǔ)，[14用補(bǔ)碼運(yùn)算方法求x+y的值和x-y的值，其中x=，y=。若浮點(diǎn)數(shù)x的IEEE754標(biāo)準(zhǔn)的32位二進(jìn)制數(shù)存儲(chǔ)內(nèi)容()16，求其對(duì)應(yīng)的浮點(diǎn)數(shù)的十進(jìn)制值。將十進(jìn)制數(shù)轉(zhuǎn)換為IEEE754標(biāo)準(zhǔn)的32位二進(jìn)制存儲(chǔ)內(nèi)容SRAM芯片有17位地址線和4位數(shù)據(jù)線，用這種芯片為32位字長的處理器構(gòu)成1Mx32比特的存儲(chǔ)器，并采用內(nèi)存條結(jié)構(gòu)。問：若每個(gè)內(nèi)存條為256Kx32比特，共需幾個(gè)內(nèi)存條每個(gè)內(nèi)存條共需多少片這樣的芯片所構(gòu)成的存儲(chǔ)器需用多少片這樣的芯片某計(jì)算機(jī)系統(tǒng)的內(nèi)存儲(chǔ)器由cache和主存構(gòu)成，cache的存取周期為45ns，主存的存取周期為200n。已知在一段給定的時(shí)間內(nèi)，CPU共訪問內(nèi)存4500次，其中340次訪問主存。問：（1）cache的命中率是多少（