時(shí)序邏輯電路課件

學(xué)習(xí)要點(diǎn)了解時(shí)序邏輯電路的特點(diǎn)與分類(lèi)。掌握時(shí)序邏輯電路的分析方法，能熟練分析計(jì)數(shù)器等常用時(shí)序邏輯電路。了解時(shí)序邏輯電路的設(shè)計(jì)方法，能設(shè)計(jì)簡(jiǎn)單的時(shí)序邏輯電路。第六章時(shí)序邏輯電路1學(xué)習(xí)要點(diǎn)第六章時(shí)序邏輯電路16.1

概述26.1概述2組合邏輯電路：t時(shí)刻輸出僅與t時(shí)刻輸入有關(guān)，

與t以前的狀態(tài)無(wú)關(guān)。時(shí)序邏輯電路：t時(shí)刻輸出不僅與t時(shí)刻輸入有關(guān)，

還與電路過(guò)去的狀態(tài)有關(guān)。一、組合邏輯電路和時(shí)序邏輯電路的區(qū)別1、從邏輯功能上看3組合邏輯電路：t時(shí)刻輸出僅與t時(shí)刻輸入有關(guān)，組合邏輯電路組合邏輯電路的框圖時(shí)序邏輯電路框圖存儲(chǔ)電路主要由觸發(fā)器構(gòu)成4組合邏輯電路組合邏輯電路的框圖時(shí)序邏輯電路框圖存儲(chǔ)電X——外部輸入Y——外部輸出Z——觸發(fā)器的控制輸入Q——觸發(fā)器的狀態(tài)輸出時(shí)序電路的結(jié)構(gòu)：1）由組合電路和存儲(chǔ)電路（觸發(fā)器）構(gòu)成；2）觸發(fā)器的狀態(tài)與電路的輸入信號(hào)共同決定了電路的輸出。一個(gè)時(shí)序電路可以沒(méi)有組合電路部分，但是不能沒(méi)有存儲(chǔ)電路。5X——外部輸入時(shí)序電路的結(jié)構(gòu)：一個(gè)時(shí)序電路可以沒(méi)2、從電路結(jié)構(gòu)上看3、從功能描述上看組合電路不含存儲(chǔ)信息的觸發(fā)器等元件。時(shí)序電路一定含有存儲(chǔ)信息的元件——觸發(fā)器。62、從電路結(jié)構(gòu)上看3、從功能描述上看組合電路不含存儲(chǔ)信息的觸7二、時(shí)序邏輯電路的形式1、Moore型輸出僅與存儲(chǔ)電路的現(xiàn)態(tài)Q有關(guān)，而與當(dāng)前輸入無(wú)關(guān)。2、Mealy型輸出不僅與存儲(chǔ)電路的現(xiàn)態(tài)Q有關(guān)，而且還與當(dāng)前輸入有關(guān)。7二、時(shí)序邏輯電路的形式1、Moore型輸出僅與存儲(chǔ)8三、時(shí)序邏輯電路的分類(lèi)8三、時(shí)序邏輯電路的分類(lèi)96.2

時(shí)序邏輯電路的分析方法96.2時(shí)序邏輯電路的分析方法10一、分析步驟異步10一、分析步驟異步11二、分析舉例☆同步時(shí)序電路分析1、無(wú)外部輸入的時(shí)序電路例1

試分析圖示電路，并畫(huà)出狀態(tài)圖和時(shí)序圖。11二、分析舉例☆同步時(shí)序電路分析1、無(wú)外部輸入的時(shí)序電路例121）時(shí)鐘方程CLK1=CLK2=CLK（對(duì)同步電路可省去）2）驅(qū)動(dòng)方程（輸入方程）3）狀態(tài)方程由JK特性方程：Q*=JQ’+K’Q可得各觸發(fā)器的次態(tài)表達(dá)式——狀態(tài)方程121）時(shí)鐘方程CLK1=CLK2=CLK（對(duì)同步電路可134）狀態(tài)轉(zhuǎn)換表（依次設(shè)初態(tài)，求次態(tài)）5）狀態(tài)圖主循環(huán)無(wú)效狀態(tài)電路具有自啟動(dòng)能力134）狀態(tài)轉(zhuǎn)換表（依次設(shè)初態(tài)，求次態(tài)）5）狀態(tài)圖主循環(huán)無(wú)效146）波形圖功能：同步三進(jìn)制計(jì)數(shù)器，有自啟動(dòng)能力146）波形圖功能：同步三進(jìn)制計(jì)數(shù)器，有自啟動(dòng)能力15例2

試分析圖示時(shí)序電路的邏輯功能。（帶有外部輸出Y，觸發(fā)器為主從JKF-F）15例2試分析圖示時(shí)序電路的邏輯功能。（帶有外部輸出Y，161）時(shí)鐘方程（略）2）驅(qū)動(dòng)方程（輸入方程）161）時(shí)鐘方程（略）2）驅(qū)動(dòng)方程（輸入方程）173）狀態(tài)方程由JK特性方程：Q*=JQ’+K’Q可得各觸發(fā)器的次態(tài)表達(dá)式——狀態(tài)方程4）輸出方程173）狀態(tài)方程由JK特性方程：Q*=JQ’+K’Q4）輸出185）狀態(tài)轉(zhuǎn)換表（依次設(shè)初態(tài)，求次態(tài)）185）狀態(tài)轉(zhuǎn)換表（依次設(shè)初態(tài)，求次態(tài)）19狀態(tài)轉(zhuǎn)換表的另一種形式：19狀態(tài)轉(zhuǎn)換表的另一種形式：206）狀態(tài)圖206）狀態(tài)圖212、有外部輸入的時(shí)序電路例1

試分析圖示時(shí)序電路。212、有外部輸入的時(shí)序電路例1試分析圖示時(shí)序電路。221）驅(qū)動(dòng)方程（輸入方程）2）輸出方程221）驅(qū)動(dòng)方程（輸入方程）2）輸出方程233）狀態(tài)方程由T特性方程：得：233）狀態(tài)方程由T特性方程：244）狀態(tài)轉(zhuǎn)換表244）狀態(tài)轉(zhuǎn)換表255）狀態(tài)圖255）狀態(tài)圖26例2

試分析圖示時(shí)序電路。26例2試分析圖示時(shí)序電路。271）驅(qū)動(dòng)方程（輸入方程）2）輸出方程3）狀態(tài)方程271）驅(qū)動(dòng)方程（輸入方程）2）輸出方程3）狀態(tài)方程284）狀態(tài)表284）狀態(tài)表295）狀態(tài)圖295）狀態(tài)圖306）波形圖設(shè)Q=0（初態(tài)），加到輸入端A、B的波形如圖。306）波形圖設(shè)Q=0（初態(tài)），加到輸入端A、B的波形如圖。3131327）功能分析☆該電路為串行加法器電路A——被加數(shù)，B——加數(shù)Y——加法和，Q——進(jìn)位☆波形圖表示了兩個(gè)八位二進(jìn)制數(shù)相加得到

和數(shù)的過(guò)程。A=01101100，B=00111010，Y=10100110327）功能分析A=01101100，336.3

時(shí)序邏輯電路的設(shè)計(jì)方法336.3時(shí)序邏輯電路的設(shè)計(jì)方法34一、設(shè)計(jì)步驟1.設(shè)定狀態(tài)從邏輯功能要求出發(fā)，確定輸入、輸出變量以及電路的狀態(tài)數(shù)。通常取原因（或條件）為輸入變量，結(jié)果為輸出變量。2.畫(huà)狀態(tài)圖這一步是關(guān)鍵。對(duì)每一個(gè)需要記憶的輸入信息用一個(gè)狀態(tài)來(lái)表示，以確定所涉及電路需多少個(gè)狀態(tài)。此時(shí)狀態(tài)用S0、S1、….來(lái)表示。34一、設(shè)計(jì)步驟1.設(shè)定狀態(tài)從邏輯功能要求出發(fā)，確定輸入、353.狀態(tài)化簡(jiǎn)消去原始狀態(tài)中的多余狀態(tài)以得到最簡(jiǎn)狀態(tài)圖。4.狀態(tài)編碼給化簡(jiǎn)后的狀態(tài)圖中的每一個(gè)狀態(tài)賦以二進(jìn)制碼。二進(jìn)制碼的位數(shù)n等于觸發(fā)器的個(gè)數(shù)，它與電路的狀態(tài)數(shù)m之間應(yīng)滿(mǎn)足：353.狀態(tài)化簡(jiǎn)消去原始狀態(tài)中的多余狀態(tài)以得到最簡(jiǎn)狀態(tài)圖。365.選觸發(fā)器類(lèi)型6.求輸出方程、狀態(tài)方程、驅(qū)動(dòng)方程7.畫(huà)電路圖8.檢查自啟動(dòng)能力365.選觸發(fā)器類(lèi)型6.求輸出方程、狀態(tài)方程、驅(qū)動(dòng)方程737二、設(shè)計(jì)舉例☆Moore型同步時(shí)序電路設(shè)計(jì)例1

試設(shè)計(jì)一個(gè)自然態(tài)序、帶進(jìn)位輸出端的同步

五進(jìn)制計(jì)數(shù)器。解：1）設(shè)定狀態(tài)，作原始狀態(tài)圖37二、設(shè)計(jì)舉例☆Moore型同步時(shí)序電路設(shè)計(jì)例1試設(shè)計(jì)382）狀態(tài)編碼∵M(jìn)=5，∴取觸發(fā)器位數(shù)n=3382）狀態(tài)編碼∵M(jìn)=5，∴取觸發(fā)器位數(shù)n=3393）編碼后狀態(tài)圖4）選觸發(fā)器類(lèi)型選用3個(gè)下降沿觸發(fā)的JK觸發(fā)器393）編碼后狀態(tài)圖4）選觸發(fā)器類(lèi)型選用3個(gè)下降沿觸發(fā)的JK40電路次態(tài)/輸出（）卡諾圖5）求輸出方程、狀態(tài)方程、驅(qū)動(dòng)方程方法一：40電路次態(tài)/輸出（41卡諾圖的分解41卡諾圖的分解42由卡諾圖得狀態(tài)方程和輸出方程：將狀態(tài)方程變換為JK觸發(fā)器特性方程的標(biāo)準(zhǔn)形式，就可以找出驅(qū)動(dòng)方程：42由卡諾圖得狀態(tài)方程和輸出方程：將狀態(tài)方程變換為JK觸發(fā)器43由此可得驅(qū)動(dòng)方程：43由此可得驅(qū)動(dòng)方程：44方法二：44方法二：4545464647輸出方程：驅(qū)動(dòng)方程：由特性方程得狀態(tài)方程：檢查所設(shè)計(jì)電路是否具有自啟動(dòng)能力47輸出方程：驅(qū)動(dòng)方程：由特性方程得狀態(tài)方程：檢查所設(shè)計(jì)電路486）作電路圖486）作電路圖497）檢查自啟動(dòng)能力由狀態(tài)方程可得：由此表可以看出，電路具有自啟動(dòng)能力。497）檢查自啟動(dòng)能力由狀態(tài)方程可得：由此表可以看出，電路具508）完整狀態(tài)圖508）完整狀態(tài)圖51例2

試設(shè)計(jì)一個(gè)?？勺冞f增同步計(jì)數(shù)器，當(dāng)控制信號(hào)X=0時(shí)為三進(jìn)制計(jì)數(shù)，X=1時(shí)為四進(jìn)制計(jì)數(shù)。設(shè)置一個(gè)進(jìn)位輸出端C。解：1）根據(jù)題意畫(huà)狀態(tài)圖51例2試設(shè)計(jì)一個(gè)?？勺冞f增同步計(jì)數(shù)器，當(dāng)控制解：1）根522）狀態(tài)編碼3）編碼后狀態(tài)轉(zhuǎn)換表522）狀態(tài)編碼3）編碼后狀態(tài)轉(zhuǎn)換表5353544）選觸發(fā)器∵M(jìn)=4，∴取觸發(fā)器位數(shù)n=2使用兩個(gè)上升沿觸發(fā)的D觸發(fā)器5）求輸出方程、驅(qū)動(dòng)方程544）選觸發(fā)器∵M(jìn)=4，∴取觸發(fā)器位數(shù)n=25）求55利用D觸發(fā)器激勵(lì)表求驅(qū)動(dòng)方程：55利用D觸發(fā)器激勵(lì)表求驅(qū)動(dòng)方程：566）檢查自啟動(dòng)能力由狀態(tài)方程：得：有自啟動(dòng)能力。7）電路圖略566）檢查自啟動(dòng)能力由狀態(tài)方程：得：有自啟動(dòng)能力。7）電路57☆Mealy型同步時(shí)序電路設(shè)計(jì)例：設(shè)計(jì)一個(gè)串行數(shù)據(jù)檢測(cè)器，要求連續(xù)輸入三個(gè)或三個(gè)以上“1”時(shí)輸出為1，其余情況下輸出為0。設(shè)輸入變量為X，輸出變量為Y用X（1位）表示輸入數(shù)據(jù)用Y（1位）表示輸出（檢測(cè)結(jié)果）解：1）設(shè)定狀態(tài)57☆Mealy型同步時(shí)序電路設(shè)計(jì)例：設(shè)計(jì)一個(gè)串行數(shù)據(jù)檢測(cè)器586.4

若干常用的時(shí)序邏輯電路586.4若干常用的時(shí)序邏輯電路596.4.1寄存器和移位寄存器一、寄存器1.寄存器的定義——能夠暫存數(shù)據(jù)的部件。寄存器的功能——接受、存放、傳送數(shù)據(jù)。寄存器的組成——觸發(fā)器及門(mén)電路。說(shuō)明：對(duì)寄存器中的觸發(fā)器只要求它具有置1、置0

的功能即可，因而無(wú)論用何種類(lèi)型的觸發(fā)器

都可組成寄存器。596.4.1寄存器和移位寄存器一、寄存器1.寄存器的定602.寄存器的種類(lèi)1）并行輸入寄存器——輸入數(shù)據(jù)可同時(shí)送入

寄存器內(nèi)。2）串行輸入寄存器——即“移位寄存器”，數(shù)據(jù)串行輸入，有左移、右移、雙向移位。3）靜態(tài)移位寄存器——由觸發(fā)器作存儲(chǔ)單元，輸入的數(shù)據(jù)可長(zhǎng)久保留。4）動(dòng)態(tài)移位寄存器——由電容作存儲(chǔ)單元，輸入的數(shù)據(jù)不可長(zhǎng)久保留，需刷新。602.寄存器的種類(lèi)1）并行輸入寄存器——輸入數(shù)據(jù)可同時(shí)送613.基本寄存器數(shù)據(jù)并行輸入，并行輸出。613.基本寄存器數(shù)據(jù)并行輸入，并行輸出。62四位寄存器——74HC17562四位寄存器——74HC17563功能表：這種寄存器具有很強(qiáng)的抗干擾能力。63功能表：這種寄存器具有很強(qiáng)的抗干擾能力。64二、移位寄存器移位寄存器——可以進(jìn)行移位操作的寄存器。它同時(shí)具有寄存和移位兩個(gè)功能。數(shù)字電路中，加減運(yùn)算用加法器。減法器完成，乘、除運(yùn)算則用移位以后再加的辦法完成。例：求A=1010與B=1101的積。64二、移位寄存器移位寄存器——可以進(jìn)行移位操作的寄存器。數(shù)65演算過(guò)程：求幾項(xiàng)“部分積”之和65演算過(guò)程：求幾項(xiàng)“部分積”之和661.分類(lèi)1）左移——在一個(gè)移位命令作用下，寄存器中各位（bit）的信息依次向左移動(dòng)一位。661.分類(lèi)1）左移——在一個(gè)移位命令作用下，寄存器中67設(shè)：輸入的代碼次序是1011。送數(shù)前，先將寄存器清零，然后在4個(gè)CLK脈沖的作用下將數(shù)據(jù)送入寄存器，并可在4個(gè)觸發(fā)器的輸出端得到并行輸出的代碼。67設(shè)：輸入的代碼次序是1011。送數(shù)前，先將寄存器6868692）右移3）雙向移位（74LS194）2.應(yīng)用——數(shù)碼的串入、并出變換電路電路由兩部分組成：①右移寄存器——由觸發(fā)器組成；②取樣電路——由4個(gè)與門(mén)組成。692）右移2.應(yīng)用——數(shù)碼的串入、并出變換電路電路由兩部707071CLK脈沖與取樣信號(hào)的時(shí)間關(guān)系如圖，為保證電路正確工作，取樣信號(hào)必須與CLK上升沿錯(cuò)開(kāi)，而且取樣脈沖頻率是時(shí)鐘脈沖頻率的1/4。即：71CLK脈沖與取樣信號(hào)的時(shí)間關(guān)系如圖，為保證電72工作原理：每來(lái)4個(gè)CLK，數(shù)據(jù)逐位串入，在下一個(gè)CLK到來(lái)之前，發(fā)出一個(gè)取樣信號(hào)，以達(dá)到串入、并出目的。72工作原理：733.74LS194——四位雙向移位寄存器1）框圖733.74LS194——四位雙向移位寄存器1）框圖742）工作方式控制742）工作方式控制753）功能這是一種功能較齊全的移位寄存器，具有清零、左移、右移、并行加載、保持五種功能。保持——并行加載——753）功能這是一種功能較齊全的移位寄存器，具有清零764）用74194實(shí)現(xiàn)左移、右移及并行加載。右移串出764）用74194實(shí)現(xiàn)左移、右移及并行加載。右移串出77左移串出77左移串出7878795）74194擴(kuò)展應(yīng)用（4位—8位）795）74194擴(kuò)展應(yīng)用（4位—8位）80三、移位寄存器型計(jì)數(shù)器環(huán)形計(jì)數(shù)器（m=n）80三、移位寄存器型計(jì)數(shù)器環(huán)形計(jì)數(shù)器（m=n）81例：用74194構(gòu)成M=3的計(jì)數(shù)器。81例：用74194構(gòu)成M=3的計(jì)數(shù)器。826.4.2計(jì)數(shù)器一、計(jì)數(shù)器的特點(diǎn)和分類(lèi)1.特點(diǎn)——用來(lái)記憶脈沖的個(gè)數(shù)2.分類(lèi)按計(jì)數(shù)脈沖輸入方式分同步計(jì)數(shù)器——各F-F受同一時(shí)鐘脈沖控

制，狀態(tài)的更新是同步的。異步計(jì)數(shù)器——有的F-F直接受輸入計(jì)數(shù)

脈沖控制，有的將其他F-F的輸出CLK，狀態(tài)的

更新有先后。826.4.2計(jì)數(shù)器一、計(jì)數(shù)器的特點(diǎn)和分類(lèi)1.特點(diǎn)——用83按計(jì)數(shù)的增減趨勢(shì)分加計(jì)數(shù)減計(jì)數(shù)可逆計(jì)數(shù)按模數(shù)M分類(lèi)二進(jìn)制計(jì)數(shù)器（M=2）十進(jìn)制計(jì)數(shù)器（M=10）M進(jìn)制計(jì)數(shù)器（任意進(jìn)制）按集成度分小規(guī)模集成計(jì)數(shù)器中規(guī)模集成計(jì)數(shù)器83按計(jì)數(shù)的增減趨勢(shì)分加計(jì)數(shù)減計(jì)數(shù)可逆計(jì)數(shù)按模數(shù)M分類(lèi)二進(jìn)制84二、同步計(jì)數(shù)器1.同步二進(jìn)制加計(jì)數(shù)器同步計(jì)數(shù)器的特點(diǎn)：輸入CLK接各觸發(fā)器的時(shí)鐘脈沖輸入端，各觸發(fā)器翻轉(zhuǎn)同時(shí)進(jìn)行，且與CLK同步，技術(shù)速度較快。84二、同步計(jì)數(shù)器1.同步二進(jìn)制加計(jì)數(shù)器同步計(jì)數(shù)器的特點(diǎn)：85858686學(xué)習(xí)要點(diǎn)了解時(shí)序邏輯電路的特點(diǎn)與分類(lèi)。掌握時(shí)序邏輯電路的分析方法，能熟練分析計(jì)數(shù)器等常用時(shí)序邏輯電路。了解時(shí)序邏輯電路的設(shè)計(jì)方法，能設(shè)計(jì)簡(jiǎn)單的時(shí)序邏輯電路。第六章時(shí)序邏輯電路87學(xué)習(xí)要點(diǎn)第六章時(shí)序邏輯電路16.1

概述886.1概述2組合邏輯電路：t時(shí)刻輸出僅與t時(shí)刻輸入有關(guān)，

與t以前的狀態(tài)無(wú)關(guān)。時(shí)序邏輯電路：t時(shí)刻輸出不僅與t時(shí)刻輸入有關(guān)，

還與電路過(guò)去的狀態(tài)有關(guān)。一、組合邏輯電路和時(shí)序邏輯電路的區(qū)別1、從邏輯功能上看89組合邏輯電路：t時(shí)刻輸出僅與t時(shí)刻輸入有關(guān)，組合邏輯電路組合邏輯電路的框圖時(shí)序邏輯電路框圖存儲(chǔ)電路主要由觸發(fā)器構(gòu)成90組合邏輯電路組合邏輯電路的框圖時(shí)序邏輯電路框圖存儲(chǔ)電X——外部輸入Y——外部輸出Z——觸發(fā)器的控制輸入Q——觸發(fā)器的狀態(tài)輸出時(shí)序電路的結(jié)構(gòu)：1）由組合電路和存儲(chǔ)電路（觸發(fā)器）構(gòu)成；2）觸發(fā)器的狀態(tài)與電路的輸入信號(hào)共同決定了電路的輸出。一個(gè)時(shí)序電路可以沒(méi)有組合電路部分，但是不能沒(méi)有存儲(chǔ)電路。91X——外部輸入時(shí)序電路的結(jié)構(gòu)：一個(gè)時(shí)序電路可以沒(méi)2、從電路結(jié)構(gòu)上看3、從功能描述上看組合電路不含存儲(chǔ)信息的觸發(fā)器等元件。時(shí)序電路一定含有存儲(chǔ)信息的元件——觸發(fā)器。922、從電路結(jié)構(gòu)上看3、從功能描述上看組合電路不含存儲(chǔ)信息的觸93二、時(shí)序邏輯電路的形式1、Moore型輸出僅與存儲(chǔ)電路的現(xiàn)態(tài)Q有關(guān)，而與當(dāng)前輸入無(wú)關(guān)。2、Mealy型輸出不僅與存儲(chǔ)電路的現(xiàn)態(tài)Q有關(guān)，而且還與當(dāng)前輸入有關(guān)。7二、時(shí)序邏輯電路的形式1、Moore型輸出僅與存儲(chǔ)94三、時(shí)序邏輯電路的分類(lèi)8三、時(shí)序邏輯電路的分類(lèi)956.2

時(shí)序邏輯電路的分析方法96.2時(shí)序邏輯電路的分析方法96一、分析步驟異步10一、分析步驟異步97二、分析舉例☆同步時(shí)序電路分析1、無(wú)外部輸入的時(shí)序電路例1

試分析圖示電路，并畫(huà)出狀態(tài)圖和時(shí)序圖。11二、分析舉例☆同步時(shí)序電路分析1、無(wú)外部輸入的時(shí)序電路例981）時(shí)鐘方程CLK1=CLK2=CLK（對(duì)同步電路可省去）2）驅(qū)動(dòng)方程（輸入方程）3）狀態(tài)方程由JK特性方程：Q*=JQ’+K’Q可得各觸發(fā)器的次態(tài)表達(dá)式——狀態(tài)方程121）時(shí)鐘方程CLK1=CLK2=CLK（對(duì)同步電路可994）狀態(tài)轉(zhuǎn)換表（依次設(shè)初態(tài)，求次態(tài)）5）狀態(tài)圖主循環(huán)無(wú)效狀態(tài)電路具有自啟動(dòng)能力134）狀態(tài)轉(zhuǎn)換表（依次設(shè)初態(tài)，求次態(tài)）5）狀態(tài)圖主循環(huán)無(wú)效1006）波形圖功能：同步三進(jìn)制計(jì)數(shù)器，有自啟動(dòng)能力146）波形圖功能：同步三進(jìn)制計(jì)數(shù)器，有自啟動(dòng)能力101例2

試分析圖示時(shí)序電路的邏輯功能。（帶有外部輸出Y，觸發(fā)器為主從JKF-F）15例2試分析圖示時(shí)序電路的邏輯功能。（帶有外部輸出Y，1021）時(shí)鐘方程（略）2）驅(qū)動(dòng)方程（輸入方程）161）時(shí)鐘方程（略）2）驅(qū)動(dòng)方程（輸入方程）1033）狀態(tài)方程由JK特性方程：Q*=JQ’+K’Q可得各觸發(fā)器的次態(tài)表達(dá)式——狀態(tài)方程4）輸出方程173）狀態(tài)方程由JK特性方程：Q*=JQ’+K’Q4）輸出1045）狀態(tài)轉(zhuǎn)換表（依次設(shè)初態(tài)，求次態(tài)）185）狀態(tài)轉(zhuǎn)換表（依次設(shè)初態(tài)，求次態(tài)）105狀態(tài)轉(zhuǎn)換表的另一種形式：19狀態(tài)轉(zhuǎn)換表的另一種形式：1066）狀態(tài)圖206）狀態(tài)圖1072、有外部輸入的時(shí)序電路例1

試分析圖示時(shí)序電路。212、有外部輸入的時(shí)序電路例1試分析圖示時(shí)序電路。1081）驅(qū)動(dòng)方程（輸入方程）2）輸出方程221）驅(qū)動(dòng)方程（輸入方程）2）輸出方程1093）狀態(tài)方程由T特性方程：得：233）狀態(tài)方程由T特性方程：1104）狀態(tài)轉(zhuǎn)換表244）狀態(tài)轉(zhuǎn)換表1115）狀態(tài)圖255）狀態(tài)圖112例2

試分析圖示時(shí)序電路。26例2試分析圖示時(shí)序電路。1131）驅(qū)動(dòng)方程（輸入方程）2）輸出方程3）狀態(tài)方程271）驅(qū)動(dòng)方程（輸入方程）2）輸出方程3）狀態(tài)方程1144）狀態(tài)表284）狀態(tài)表1155）狀態(tài)圖295）狀態(tài)圖1166）波形圖設(shè)Q=0（初態(tài)），加到輸入端A、B的波形如圖。306）波形圖設(shè)Q=0（初態(tài)），加到輸入端A、B的波形如圖。117311187）功能分析☆該電路為串行加法器電路A——被加數(shù)，B——加數(shù)Y——加法和，Q——進(jìn)位☆波形圖表示了兩個(gè)八位二進(jìn)制數(shù)相加得到

和數(shù)的過(guò)程。A=01101100，B=00111010，Y=10100110327）功能分析A=01101100，1196.3

時(shí)序邏輯電路的設(shè)計(jì)方法336.3時(shí)序邏輯電路的設(shè)計(jì)方法120一、設(shè)計(jì)步驟1.設(shè)定狀態(tài)從邏輯功能要求出發(fā)，確定輸入、輸出變量以及電路的狀態(tài)數(shù)。通常取原因（或條件）為輸入變量，結(jié)果為輸出變量。2.畫(huà)狀態(tài)圖這一步是關(guān)鍵。對(duì)每一個(gè)需要記憶的輸入信息用一個(gè)狀態(tài)來(lái)表示，以確定所涉及電路需多少個(gè)狀態(tài)。此時(shí)狀態(tài)用S0、S1、….來(lái)表示。34一、設(shè)計(jì)步驟1.設(shè)定狀態(tài)從邏輯功能要求出發(fā)，確定輸入、1213.狀態(tài)化簡(jiǎn)消去原始狀態(tài)中的多余狀態(tài)以得到最簡(jiǎn)狀態(tài)圖。4.狀態(tài)編碼給化簡(jiǎn)后的狀態(tài)圖中的每一個(gè)狀態(tài)賦以二進(jìn)制碼。二進(jìn)制碼的位數(shù)n等于觸發(fā)器的個(gè)數(shù)，它與電路的狀態(tài)數(shù)m之間應(yīng)滿(mǎn)足：353.狀態(tài)化簡(jiǎn)消去原始狀態(tài)中的多余狀態(tài)以得到最簡(jiǎn)狀態(tài)圖。1225.選觸發(fā)器類(lèi)型6.求輸出方程、狀態(tài)方程、驅(qū)動(dòng)方程7.畫(huà)電路圖8.檢查自啟動(dòng)能力365.選觸發(fā)器類(lèi)型6.求輸出方程、狀態(tài)方程、驅(qū)動(dòng)方程7123二、設(shè)計(jì)舉例☆Moore型同步時(shí)序電路設(shè)計(jì)例1

試設(shè)計(jì)一個(gè)自然態(tài)序、帶進(jìn)位輸出端的同步

五進(jìn)制計(jì)數(shù)器。解：1）設(shè)定狀態(tài)，作原始狀態(tài)圖37二、設(shè)計(jì)舉例☆Moore型同步時(shí)序電路設(shè)計(jì)例1試設(shè)計(jì)1242）狀態(tài)編碼∵M(jìn)=5，∴取觸發(fā)器位數(shù)n=3382）狀態(tài)編碼∵M(jìn)=5，∴取觸發(fā)器位數(shù)n=31253）編碼后狀態(tài)圖4）選觸發(fā)器類(lèi)型選用3個(gè)下降沿觸發(fā)的JK觸發(fā)器393）編碼后狀態(tài)圖4）選觸發(fā)器類(lèi)型選用3個(gè)下降沿觸發(fā)的JK126電路次態(tài)/輸出（）卡諾圖5）求輸出方程、狀態(tài)方程、驅(qū)動(dòng)方程方法一：40電路次態(tài)/輸出（127卡諾圖的分解41卡諾圖的分解128由卡諾圖得狀態(tài)方程和輸出方程：將狀態(tài)方程變換為JK觸發(fā)器特性方程的標(biāo)準(zhǔn)形式，就可以找出驅(qū)動(dòng)方程：42由卡諾圖得狀態(tài)方程和輸出方程：將狀態(tài)方程變換為JK觸發(fā)器129由此可得驅(qū)動(dòng)方程：43由此可得驅(qū)動(dòng)方程：130方法二：44方法二：1314513246133輸出方程：驅(qū)動(dòng)方程：由特性方程得狀態(tài)方程：檢查所設(shè)計(jì)電路是否具有自啟動(dòng)能力47輸出方程：驅(qū)動(dòng)方程：由特性方程得狀態(tài)方程：檢查所設(shè)計(jì)電路1346）作電路圖486）作電路圖1357）檢查自啟動(dòng)能力由狀態(tài)方程可得：由此表可以看出，電路具有自啟動(dòng)能力。497）檢查自啟動(dòng)能力由狀態(tài)方程可得：由此表可以看出，電路具1368）完整狀態(tài)圖508）完整狀態(tài)圖137例2

試設(shè)計(jì)一個(gè)?？勺冞f增同步計(jì)數(shù)器，當(dāng)控制信號(hào)X=0時(shí)為三進(jìn)制計(jì)數(shù)，X=1時(shí)為四進(jìn)制計(jì)數(shù)。設(shè)置一個(gè)進(jìn)位輸出端C。解：1）根據(jù)題意畫(huà)狀態(tài)圖51例2試設(shè)計(jì)一個(gè)?？勺冞f增同步計(jì)數(shù)器，當(dāng)控制解：1）根1382）狀態(tài)編碼3）編碼后狀態(tài)轉(zhuǎn)換表522）狀態(tài)編碼3）編碼后狀態(tài)轉(zhuǎn)換表139531404）選觸發(fā)器∵M(jìn)=4，∴取觸發(fā)器位數(shù)n=2使用兩個(gè)上升沿觸發(fā)的D觸發(fā)器5）求輸出方程、驅(qū)動(dòng)方程544）選觸發(fā)器∵M(jìn)=4，∴取觸發(fā)器位數(shù)n=25）求141利用D觸發(fā)器激勵(lì)表求驅(qū)動(dòng)方程：55利用D觸發(fā)器激勵(lì)表求驅(qū)動(dòng)方程：1426）檢查自啟動(dòng)能力由狀態(tài)方程：得：有自啟動(dòng)能力。7）電路圖略566）檢查自啟動(dòng)能力由狀態(tài)方程：得：有自啟動(dòng)能力。7）電路143☆Mealy型同步時(shí)序電路設(shè)計(jì)例：設(shè)計(jì)一個(gè)串行數(shù)據(jù)檢測(cè)器，要求連續(xù)輸入三個(gè)或三個(gè)以上“1”時(shí)輸出為1，其余情況下輸出為0。設(shè)輸入變量為X，輸出變量為Y用X（1位）表示輸入數(shù)據(jù)用Y（1位）表示輸出（檢測(cè)結(jié)果）解：1）設(shè)定狀態(tài)57☆Mealy型同步時(shí)序電路設(shè)計(jì)例：設(shè)計(jì)一個(gè)串行數(shù)據(jù)檢測(cè)器1446.4

若干常用的時(shí)序邏輯電路586.4若干常用的時(shí)序邏輯電路1456.4.1寄存器和移位寄存器一、寄存器1.寄存器的定義——能夠暫存數(shù)據(jù)的部件。寄存器的功能——接受、存放、傳送數(shù)據(jù)。寄存器的組成——觸發(fā)器及門(mén)電路。說(shuō)明：對(duì)寄存器中的觸發(fā)器只要求它具有置1、置0

的功能即可，因而無(wú)論用何種類(lèi)型的觸發(fā)器

都可組成寄存器。596.4.1寄存器和移位寄存器一、寄存器1.寄存器的定1462.寄存器的種類(lèi)1）并行輸入寄存器——輸入數(shù)據(jù)可同時(shí)送入

寄存器內(nèi)。2）串行輸入寄存器——即“移位寄存器”，數(shù)據(jù)串行輸入，有左移、右移、雙向移位。3）靜態(tài)移位寄存器——由觸發(fā)器作存儲(chǔ)單元，輸入的數(shù)據(jù)可長(zhǎng)久保留。4）動(dòng)態(tài)移位寄存器——由電容作存儲(chǔ)單元，輸入的數(shù)據(jù)不可長(zhǎng)久保留，需刷新。602.寄存器的種類(lèi)1）并行輸入寄存器——輸入數(shù)據(jù)可同時(shí)送1473.基本寄存器數(shù)據(jù)并行輸入，并行輸出。613.基本寄存器數(shù)據(jù)并行輸入，并行輸出。148四位寄存器——74HC17562四位寄存器——74HC175149功能表：這種寄存器具有很強(qiáng)的抗干擾能力。63功能表：這種寄存器具有很強(qiáng)的抗干擾能力。150二、移位寄存器移位寄存器——可以進(jìn)行移位操作的寄存器。它同時(shí)具有寄存和移位兩個(gè)功能。數(shù)字電路中，加減運(yùn)算用加法器。減法器完成，乘、除運(yùn)算則用移位以后再加的辦法完成。例：求A=1010與B=1101的積。64二、移位寄存器移位寄存器——可以進(jìn)行移位操作的寄存器。數(shù)151演算過(guò)程：求幾項(xiàng)“部分積”之和65演算過(guò)程：求幾項(xiàng)“部分積”之和1521.分類(lèi)1）左移——在一個(gè)移位命令作用下，寄存器中各位（bit）的信息依次向左移動(dòng)一位。661.分類(lèi)1）左移——在一個(gè)移位命令作用下，寄存器中153設(shè)：輸入的代碼次序是1011。送數(shù)前，先將寄存器清零，然后在4個(gè)CLK脈沖的作用下將數(shù)據(jù)送入寄存器，并可在4個(gè)觸發(fā)器的輸出端得到并行輸出的代碼。67設(shè)：輸入的代碼次序是1011。送數(shù)前，先將寄存器154681552）右移3）雙向移位（74LS194）2.應(yīng)用——數(shù)碼的串入、并出變換電路電路由兩部分組成：①右移寄存器——由觸發(fā)器組成；②取樣電路——由4個(gè)與門(mén)組成。692）