微機(jī)原理及應(yīng)用

微機(jī)原理及應(yīng)用K60DN512VLL10相關(guān)寄存器快速查詢(xún)手冊(cè)2015年11月25日編

目錄1. 通用輸入輸出(GPIO) 51.1. 引言 51.2. 寄存器說(shuō)明 51.2.1. 引腳控制寄存器(PORTx_PCRn) 51.2.2. GPIO端口寄存器 51.2.3. GPIO時(shí)鐘門(mén)控寄存器（SIM_SCGC5） 62. 中斷 73. 周期中斷定時(shí)器（PIT） 83.1. 說(shuō)明 83.2. 寄存器描述 83.2.1. PIT模塊控制寄存器（PIT_MCR） 83.2.2. 定時(shí)器加載值寄存器（PIT_LDVALn） 83.2.3. 當(dāng)前定時(shí)器值寄存器（PIT_CVALn） 83.2.4. 定時(shí)器控制寄存器（PIT_TCTRLn） 93.2.5. 定時(shí)器標(biāo)志寄存器（PIT_TFLGn） 93.2.6. PIT時(shí)鐘門(mén)控寄存器6（SIM_SCGC6） 94. 通用異步接收器/發(fā)送器(UART) 104.1. UART波特率 104.2. 寄存器說(shuō)明 104.2.1. UART波特率寄存器 104.2.2. UART控制寄存器4(UARTx_C4) 104.2.3. UART控制寄存器1(UARTx_C1) 104.2.4. UART控制寄存器2(UARTx_C2) 114.2.5. UART狀態(tài)寄存器1(UARTx_S1) 114.2.6. UART數(shù)據(jù)寄存器(UARTx_D) 114.2.7. UART時(shí)鐘門(mén)控寄存器 125. AD 135.1. 寄存器說(shuō)明 135.1.1. ADC配罝寄存器1(ADCx_CFG1) 135.1.2. ADC配罝寄存器2(ADCx_CFG2) 135.1.3. ADC狀態(tài)和控制寄存器1(ADCx_SC1n) 145.1.4. ADC狀態(tài)和控制寄存器2(ADCx_SC2) 155.1.5. ADC狀態(tài)和控制寄存器3(ADCx_SC3) 155.1.6. ADC數(shù)據(jù)結(jié)果寄存器（ADCx_Rn） 165.1.7. ADC時(shí)鐘門(mén)控寄存器 166. DA 186.1. 寄存器說(shuō)明 186.1.1. DAC數(shù)據(jù)寄存器（低）(DACx_DATnL) 186.1.2. DAC數(shù)據(jù)寄存器（高）(DACx_DATnH) 186.1.3. DAC控制寄存器0(DACx_C0) 186.1.4. DAC控制寄存器1(DACx_C1) 196.1.5. DAC控制寄存器2(DACx_C2) 196.1.6. DAC狀態(tài)寄存器(DACx_SR) 196.1.7. DAC時(shí)鐘門(mén)控寄存器(SIM_SCGC2) 207. 附A時(shí)鐘門(mén)控寄存器匯總 217.1. 寄存器說(shuō)明 217.1.1. 系統(tǒng)時(shí)鐘門(mén)控寄存器1(SIM_SCGC1) 217.1.2. 系統(tǒng)時(shí)鐘門(mén)控寄存器2(SIM_SCGC2) 217.1.3. 系統(tǒng)時(shí)鐘門(mén)控寄存器3(SIM_SCGC3) 217.1.4. 系統(tǒng)時(shí)鐘門(mén)控寄存器4(SIM_SCGC4) 217.1.5. 系統(tǒng)時(shí)鐘門(mén)控寄存器5(SIM_SCGC5) 227.1.6. 系統(tǒng)時(shí)鐘門(mén)控寄存器6(SIM_SCGC6) 227.1.7. 系統(tǒng)時(shí)鐘門(mén)控寄存器7(SIM_SCGC7) 22

通用輸入輸出(GPIO)引言通用輸入輸出（GeneralPurposeInputandOutput，GPIO）模塊接口。GPIO寄存器支持任意長(zhǎng)度的數(shù)據(jù)訪(fǎng)問(wèn)。當(dāng)引腳被配置為GPIO功能時(shí)，GPIO數(shù)據(jù)方向寄存器與輸出數(shù)據(jù)寄存器控制每個(gè)引腳的方向及輸出數(shù)據(jù)。當(dāng)GPIO引腳被配置為任意數(shù)字功能時(shí)，GPIO輸入數(shù)據(jù)寄存器在每個(gè)引腳上顯示邏輯值，提供相應(yīng)的端口控制和對(duì)有效引腳的中斷模塊。寄存器說(shuō)明引腳控制寄存器(PORTx_PCRn)10–8MUX000PinDisabled(Analog).001Alt1(GPIO).010Alt2(chipspecific).011Alt3(chipspecific).100Alt4(chipspecific).101Alt5(chipspecific).110Alt6(chipspecific).111Alt7(chipspecific/JTAG/NMI).//注Alt2-7詳見(jiàn)具體芯片1PE上下拉使能，上下拉功能在所有的數(shù)字復(fù)用功能中都是有效的0 對(duì)應(yīng)引腳的上下拉電阻未使用1 對(duì)應(yīng)的引腳被配置為數(shù)字輸入時(shí)，上下拉啟用0PS上下拉選擇，上下拉選擇功能在所有的數(shù)字復(fù)用功能中都是有效的0 如果對(duì)應(yīng)端口啟用上下拉功能，對(duì)應(yīng)的端口為下拉。1 如果對(duì)應(yīng)端口啟用上下拉功能，對(duì)應(yīng)的端口為上拉。GPIO端口寄存器寄存器名讀寫(xiě)屬性說(shuō)明數(shù)據(jù)方向寄存器GPIOx_PDDR可讀/寫(xiě)各位值決定了相對(duì)應(yīng)的引腳為輸入還是輸出。設(shè)置為1：引腳輸入設(shè)置為0：引腳輸出數(shù)據(jù)輸出寄存器GPIOx_PDOR可讀/寫(xiě)當(dāng)引腳被配置為輸出時(shí)，若某一位為0，則對(duì)應(yīng)引腳輸出低電平；為1，則對(duì)應(yīng)引腳輸出高電平。數(shù)據(jù)輸入寄存器GPIOx_PDIR只讀若讀出為0，指示相應(yīng)引腳為低電平；為1，則指示相應(yīng)引腳為高電平輸出置位寄存器GPIOx_PSOR可寫(xiě)對(duì)該寄存器進(jìn)行寫(xiě)操作將改變數(shù)據(jù)輸出寄存器GPIOx_PDOR的值。寫(xiě)0不改變GPIOx_PDOR上的相應(yīng)位，寫(xiě)1將GPIOx_PDOR上的相應(yīng)位置1。輸出清位寄存器GPIOx_PCOR可寫(xiě)對(duì)該寄存器進(jìn)行寫(xiě)操作將改變數(shù)據(jù)輸出寄存器GPIOx_PDOR的值。寫(xiě)0不改變GPIOx_PDOR上的相應(yīng)位，寫(xiě)1將GPIOx_PDOR上的相應(yīng)位清0。輸出取反寄存器GPIOx_PTOR可寫(xiě)對(duì)該寄存器進(jìn)行寫(xiě)操作將改變數(shù)據(jù)輸出寄存器GPIOx_PDOR的值。寫(xiě)0不改變GPIOx_PDOR上的相應(yīng)位，寫(xiě)1將GPIOx_PDOR上的相應(yīng)取反（即1變0，0變1）。說(shuō)明：x取A~EGPIO時(shí)鐘門(mén)控寄存器（SIM_SCGC5）K60中每一個(gè)模塊都需要在SIM模塊中開(kāi)啟或者關(guān)閉模塊的時(shí)鐘。通過(guò)設(shè)置SIM_SCGC5寄存器就可以為I/O模塊的PORTA、PORTB、PORTC、PORTD、PORTE提供時(shí)鐘，該寄存器在復(fù)位時(shí)被清零，從而使得相應(yīng)模塊的時(shí)鐘被關(guān)閉。13PORTEPORTE時(shí)鐘門(mén)控制0時(shí)鐘禁止1時(shí)鐘使能12PORTDPORTD時(shí)鐘門(mén)控制0時(shí)鐘禁止1時(shí)鐘使能11PORTCPORTC時(shí)鐘門(mén)控制0時(shí)鐘禁止1時(shí)鐘使能10PORTBPORTB時(shí)鐘門(mén)控制0時(shí)鐘禁止1時(shí)鐘使能9PORTAPORTA時(shí)鐘門(mén)控制0時(shí)鐘禁止1時(shí)鐘使能

中斷中斷默認(rèn)按照下表分配。向量號(hào)：當(dāng)中斷使用時(shí)，此值儲(chǔ)存在棧中。IRQ號(hào)：非核心中斷源，對(duì)應(yīng)的編號(hào)為終端號(hào)減16。中斷編號(hào)IRQ號(hào)源模塊描述keil中對(duì)應(yīng)的中斷服務(wù)程序名0-ARM內(nèi)核初始堆棧指針1-ARM內(nèi)核初始程序計(jì)數(shù)器2-ARM內(nèi)核非可屏蔽中斷。。。-。。。。。。14-ARM內(nèi)核15-ARM內(nèi)核系統(tǒng)節(jié)拍定時(shí)器160DMADMA通道0發(fā)送完成。。。。。。。。。。。。6145UART0串口0狀態(tài)中斷源UART0_RX_TX_IRQHandler6246UART0串口0錯(cuò)誤中斷源UART0_ERR_IRQHandler6347UART1串口1狀態(tài)中斷源UART1_RX_TX_IRQHandler6448UART1串口1錯(cuò)誤中斷源UART1_ERR_IRQHandler6549UART2串口2狀態(tài)中斷源UART2_RX_TX_IRQHandler6650UART2串口2錯(cuò)誤中斷源UART2_ERR_IRQHandler6751UART3串口3狀態(tài)中斷源UART3_RX_TX_IRQHandler6852UART3串口3錯(cuò)誤中斷源UART3_ERR_IRQHandler6953UART4串口4狀態(tài)中斷源UART4_RX_TX_IRQHandler7054UART4串口4錯(cuò)誤中斷源UART4_ERR_IRQHandler7155UART5串口5狀態(tài)中斷源UART5_RX_TX_IRQHandler7256UART5串口5錯(cuò)誤中斷源UART5_ERR_IRQHandler7357ADC0ADC0中斷-ADC0_IRQHandler7458ADC1ADC1中斷-ADC1_IRQHandler。。。。。。。。。。。。-8468PITPIT通道0PIT0_IRQHandler8569PITPIT通道1PIT1_IRQHandler8670PITPIT通道2PIT2_IRQHandler8771PITPIT通道3PIT3_IRQHandler。。。。。。-。。。。。。-10387引腳控制模塊PORTA引腳中斷PORTA_IRQHandler10488引腳控制模塊PORTB引腳中斷PORTB_IRQHandler10589引腳控制模塊PORTC引腳中斷PORTC_IRQHandler10690引腳控制模塊PORTD引腳中斷PORTD_IRQHandler10791引腳控制模塊PORTE引腳中斷PORTE_IRQHandler。。。。。。。。。。。。IRQ號(hào)表示嵌套向量中斷控制器的中斷源號(hào)。

周期中斷定時(shí)器（PIT）說(shuō)明定時(shí)器在開(kāi)啟后周期性觸發(fā)。定時(shí)器加載開(kāi)始值（放在LDVAL寄存器中），然后遞減計(jì)數(shù)直到為0，自動(dòng)重載。每次定時(shí)器計(jì)數(shù)到0時(shí)，將產(chǎn)生一個(gè)觸發(fā)脈沖并且置中斷標(biāo)志。所有的中斷可以開(kāi)啟或屏蔽（通過(guò)設(shè)置TCTRL寄存器中斷TIE位）。只有在前者被清除后，新中斷才會(huì)產(chǎn)生。如果需要，通過(guò)CVAL寄存器可以讀取定時(shí)器的當(dāng)前計(jì)數(shù)器的值。先關(guān)閉定時(shí)器，再通過(guò)TEN位開(kāi)啟定時(shí)器來(lái)重啟計(jì)數(shù)周期。寄存器描述PIT模塊控制寄存器（PIT_MCR）該寄存器控制定時(shí)器時(shí)鐘是否使能和定時(shí)器是否運(yùn)行在調(diào)試模式。1MDIS模塊禁止，用來(lái)禁止模塊時(shí)鐘。這個(gè)位必須在其他設(shè)置完成之前使能。0PIT定時(shí)器時(shí)鐘使能。1PIT定時(shí)器時(shí)鐘禁止。0FRZ凍結(jié)，允許設(shè)備進(jìn)入調(diào)試模式時(shí)，停止定時(shí)器。0在調(diào)試模式下定時(shí)器繼續(xù)運(yùn)行。1在調(diào)試模式下定時(shí)器停止。定時(shí)器加載值寄存器（PIT_LDVALn）該寄存器選擇定時(shí)器中斷的溢出周期。TSV——定時(shí)器初始值，用于設(shè)置定時(shí)器的初始值。定時(shí)器將會(huì)減計(jì)數(shù)直到為0，然后產(chǎn)生一個(gè)中斷后再加載這個(gè)寄存器初值。向這個(gè)寄存器寫(xiě)入新設(shè)定的值不會(huì)重啟定時(shí)器，而是在定時(shí)器減少為0后才會(huì)加載新設(shè)定的值。若要以新設(shè)定的值重新啟動(dòng)定時(shí)器周期，需要先禁止定時(shí)器再使能定時(shí)器。TSV——根據(jù)需要定時(shí)的時(shí)間來(lái)計(jì)算定時(shí)器初始值。(TSV)*（1/總線(xiàn)頻率）uS=定時(shí)時(shí)間當(dāng)前定時(shí)器值寄存器（PIT_CVALn）該寄存器指示當(dāng)前定時(shí)器的位置。TVL——PIT當(dāng)前定時(shí)器值，如果使能定時(shí)器，該寄存器的值就代表了當(dāng)前定時(shí)器的值。定時(shí)器已經(jīng)運(yùn)行的時(shí)間=（TSV-TVL）)*（1/總線(xiàn)頻率）uS定時(shí)器控制寄存器（PIT_TCTRLn）該寄存器包括了每個(gè)定時(shí)器的控制位。1TIE定時(shí)器中斷使能位。在一個(gè)中斷未決定時(shí)（TIF已設(shè)置），開(kāi)啟中斷將會(huì)立即產(chǎn)生一個(gè)中斷事件。為了避免這個(gè)發(fā)生，相關(guān)的TIF標(biāo)志必須先清除。0來(lái)自定時(shí)器n的中斷請(qǐng)求被禁止1不論TIF是否被設(shè)置，中斷都會(huì)被請(qǐng)求0TEN定時(shí)器使能位，開(kāi)啟或禁止定時(shí)器0定時(shí)器n禁止1定時(shí)器n有效定時(shí)器標(biāo)志寄存器（PIT_TFLGn）該寄存器占有PIT中斷標(biāo)志。0TIF定時(shí)器中斷標(biāo)志TIF在定時(shí)器周期結(jié)束時(shí)置1。只有在寫(xiě)入1時(shí)該標(biāo)志才被清除。寫(xiě)0無(wú)效。如果使能（TIE），TIF產(chǎn)生一個(gè)中斷請(qǐng)求。0超時(shí)也不發(fā)生。1超時(shí)發(fā)生。PIT時(shí)鐘門(mén)控寄存器6（SIM_SCGC6）

通用異步接收器/發(fā)送器(UART)UART允許與外圍設(shè)備及其他CPU進(jìn)行異步串行通信。UART波特率波特率發(fā)生器中的13位模數(shù)計(jì)數(shù)器和5位分?jǐn)?shù)微調(diào)計(jì)數(shù)器為接收器和發(fā)送派生了波特率。SBR的值決定了模塊時(shí)鐘除數(shù)。SBR由UART波特率寄存器(BDH和BDL)組成。波特率時(shí)鐘與模塊時(shí)鐘同步并驅(qū)動(dòng)接收器。分?jǐn)?shù)微調(diào)計(jì)數(shù)器增加分?jǐn)?shù)延遲到波特率時(shí)鐘來(lái)允許波特率精修以匹配系統(tǒng)波特率。被16除的波特率時(shí)鐘驅(qū)動(dòng)發(fā)送器。寄存器說(shuō)明UART波特率寄存器該寄存器與BDL寄存器一起用于控制UART波特率發(fā)生器的預(yù)分頻器。為了更新13位波特率設(shè)置值(SBR[12:0])，首先寫(xiě)入BDH以緩存新值的高半位，然后寫(xiě)入BDL。直到BDL被寫(xiě)入，BDH中的工作值才會(huì)變化。BDL被復(fù)位為非零值，所以復(fù)位后波特率發(fā)生器保持禁用直到接收器或者發(fā)送器首次被啟用(C2[RE]或C2[TE]位被設(shè)置為1)。UART波特率寄存組由UARTx_BDH[4:0]和UARTx_BDL[7:0]組成，先寫(xiě)UARTx_BDH[4:0]，后寫(xiě)UARTx_BDL[7:0]；當(dāng)C2[RE]或者C2[TE]置位時(shí)，UART開(kāi)始工作。UART波特率=UART模塊時(shí)鐘/(16*(SBR[SBR]+BRFD))其中：BRFD在UARTx_C4寄存器中。UART控制寄存器4(UARTx_C4)4-0BRFA波特率微調(diào)這個(gè)位字段用來(lái)對(duì)一般的波特頻率以1/32的增量增加更多的時(shí)間分辨率。波特率產(chǎn)生是受兩個(gè)誤差來(lái)源：模塊時(shí)鐘的整數(shù)除法可能不能給出精確的目標(biāo)頻率。這個(gè)錯(cuò)誤可以由微調(diào)計(jì)數(shù)器方法減緩。與模塊時(shí)鐘同步可能導(dǎo)致相位移位。UART控制寄存器1(UARTx_C1)4M9位或8位模式選擇位。0：正常模式-起始位+8位數(shù)據(jù)位（由MSBF決定MSB/LSB優(yōu)先）+停止位。1：9位模式-起始位+9位數(shù)據(jù)位+停止位。1PE奇偶校驗(yàn)使能位，當(dāng)奇偶校驗(yàn)使能時(shí)，停止位前會(huì)被入一個(gè)奇偶校驗(yàn)位。0：奇偶校驗(yàn)功能禁止；1：奇偶校驗(yàn)功能使能。0PT校驗(yàn)類(lèi)型。0：偶校驗(yàn)；1：奇校驗(yàn)。UART控制寄存器2(UARTx_C2)7TIE發(fā)送器中斷或DMA傳送使能位。0:TDRE中斷和DMA傳送請(qǐng)求禁止。1:TDRE中斷或者DMA傳送使能。6TCIE傳送結(jié)束中斷使能位。0:TC中斷請(qǐng)求禁止。1:TC中斷請(qǐng)求使能。5RIE接收器滿(mǎn)中斷或DMA傳送使能位。0:RDRF中斷和DMA傳送請(qǐng)求禁止。1:RDRF中斷或DMA傳送請(qǐng)求使能。3TE發(fā)送器使能位。0：禁止；1：使能。2RE接收器使能位。0：禁止；1：使能0SBK發(fā)送中止位。UART狀態(tài)寄存器1(UARTx_S1)S1寄存器為發(fā)生UART中斷或者DMA請(qǐng)求提供輸入到MCU。7TDRE發(fā)送數(shù)據(jù)寄存器空標(biāo)志位。發(fā)送緩沖區(qū)中的數(shù)據(jù)個(gè)數(shù)<=TWFIFO[TXWATER]，TDRE被置位。6TC發(fā)送完成標(biāo)志位。發(fā)送完成，TC被置位。5RDRF接收數(shù)據(jù)寄存器滿(mǎn)標(biāo)志位。接收緩沖區(qū)中數(shù)據(jù)個(gè)數(shù)>=TWFIFO[TXWATER]時(shí)，RDRF被置位。UART數(shù)據(jù)寄存器(UARTx_D)該寄存器其實(shí)是兩個(gè)單獨(dú)的寄存器。讀操作返回只讀接收數(shù)據(jù)寄存器中的內(nèi)容，寫(xiě)操作只可寫(xiě)傳送數(shù)據(jù)寄存器。UART時(shí)鐘門(mén)控寄存器1）SystemClockGatingControlRegister4(SIM_SCGC4)13UART3UART3ClockGateControl,ThisbitcontrolstheclockgatetotheUART3module.0:Clockdisabled;1:Clockenabled12UART20:Clockdisabled;1:Clockenabled11UART10:Clockdisabled;1:Clockenabled10UART00:Clockdisabled;1:Clockenabled2）SystemClockGatingControlRegister1(SIM_SCGC1)11UART5UART5ClockGateControl,ThisbitcontrolstheclockgatetotheUART5module.0:Clockdisabled;1:Clockenabled10UART40:Clockdisabled;1:ClockenabledAD寄存器說(shuō)明ADC配罝寄存器1(ADCx_CFG1)位描述7ADLPC低功耗配置位。0:正常功耗配罝；1:低功耗配置。6-5ADIV時(shí)鐘分頻選擇位。ADC時(shí)鐘頻率=輸入時(shí)鐘頻率/2ADIV4ADLSMP采樣時(shí)間配置位。0:短采樣時(shí)間。1:長(zhǎng)采樣時(shí)間。3-2MODE轉(zhuǎn)換模式選擇位。00:DIFF=0時(shí)，單端8位精度轉(zhuǎn)換；DIFF=1時(shí)，差分9位精度轉(zhuǎn)換。01:DIFF=0時(shí)，單端12位精度轉(zhuǎn)換；DIFF=1時(shí)，差分13位精度轉(zhuǎn)換。10:DIFF=0時(shí)，單端10位精度轉(zhuǎn)換；DIFF=1時(shí)，差分11位精度轉(zhuǎn)換。11:DIFF=0時(shí)，單端16位精度轉(zhuǎn)換；DIFF=1時(shí)，差分16位精度轉(zhuǎn)換。1-0ADICLK輸入時(shí)鐘選擇位。0:總線(xiàn)時(shí)鐘；01:總線(xiàn)時(shí)鐘2分頻；10:備用時(shí)鐘（ALTCLK）；11:異步時(shí)鐘（ADACK）。ADC配罝寄存器2(ADCx_CFG2)位描述4MUXSELADC復(fù)用選擇位：設(shè)置ADC復(fù)用通道。0：選擇ADxxa通道。1：選擇ADxxb通道。3ADACKEN異步時(shí)鐘輸出使能位：0:異步時(shí)鐘輸出無(wú)效；當(dāng)ADICLK選擇異步時(shí)鐘同時(shí)正在轉(zhuǎn)換時(shí)，也有效。1：不管ADC的狀態(tài)是什么，異步時(shí)鐘和時(shí)鐘輸出都有效。2ADHSC高速配置位：轉(zhuǎn)換持續(xù)會(huì)觸發(fā)允許高速轉(zhuǎn)換時(shí)鐘。0：選擇正常轉(zhuǎn)換次序。1：選擇高速轉(zhuǎn)換次序。1-0ADLSTS選擇長(zhǎng)采樣時(shí)間00：不用最長(zhǎng)采樣時(shí)間。01：另外附加12個(gè)ADCK周期；總共有16個(gè)ADCK周期的采樣時(shí)間。10：另外附加6個(gè)ADCK周期；總共有10個(gè)ADCK周期的采樣時(shí)間。11：另外附加2個(gè)ADCK周期；總共有6個(gè)ADCK周期的采樣時(shí)間。ADC狀態(tài)和控制寄存器1(ADCx_SC1n)ADCx_SC1n分為兩個(gè)寄存器：ADCx_SC1A,ADCx_SC1B,ADCx_SC1A可配置為軟件和硬件觸發(fā)兩種模式，為了可以由內(nèi)部外設(shè)觸發(fā)進(jìn)行連續(xù)轉(zhuǎn)換，在硬件觸發(fā)模式下，可以配置ADCx_SC1B。向SC1A寄存器寫(xiě)入的時(shí)候會(huì)中止一個(gè)當(dāng)前運(yùn)行的轉(zhuǎn)換。在軟件觸發(fā)模式下,寫(xiě)入SC1A寄存器會(huì)初始化一個(gè)新的轉(zhuǎn)換（如果ADCH不等于全1狀態(tài)）。由于SC1B不是軟件觸發(fā)模式，向SC1B寫(xiě)入不會(huì)初始化一個(gè)新的轉(zhuǎn)換。ADC狀態(tài)和控制寄存器1(ADCx_SC1n)位描述7COCO轉(zhuǎn)換完成標(biāo)志位，只讀。0:轉(zhuǎn)換沒(méi)有完成。1:轉(zhuǎn)換完成。如果比較功能使能，則比較結(jié)果為真時(shí)置位，如果硬件平均功能使能，則完成平均或置位。6AIEN中斷使能位。AIEN為高時(shí)，若COCO置位，產(chǎn)生ADC中斷。0:轉(zhuǎn)換完成中斷禁用。1:轉(zhuǎn)換完成中斷使能。5DIFF差分模式使能位。0:單端轉(zhuǎn)換。1:差分轉(zhuǎn)換。4-0ADCH輸入通道選擇位。D0~D4—ADCH位，輸入通道選擇，ADCH是由5位組成可以用于選擇輸入通道。輸入通道解碼依賴(lài)于這5位的值。當(dāng)選擇位全部設(shè)置為1111時(shí)連續(xù)近似值轉(zhuǎn)換器子系統(tǒng)會(huì)關(guān)閉。該特征可以明確地結(jié)束ADC，同時(shí)可以將輸入通道與所有其他的資源隔離開(kāi)來(lái)。其通道對(duì)應(yīng)值如下表。00000當(dāng)DIFF=0，DADP0選擇為輸入；當(dāng)DIFF=1，DAD0選擇為輸入。00001當(dāng)DIFF=0，DADP1選擇為輸入；當(dāng)DIFF=1，DAD1選擇為輸入。00010當(dāng)DIFF=0，DADP2選擇為輸入；當(dāng)DIFF=1，DAD2選擇為輸入。00011當(dāng)DIFF=0，DADP3選擇為輸入；當(dāng)DIFF=1，DAD3選擇為輸入。DAD0-DAD3與輸入引腳對(duì)DADPx和DADMx有關(guān)。00100當(dāng)DIFF=0，AD4選擇為輸入；當(dāng)DIFF=1，該位保留。00101當(dāng)DIFF=0，AD5選擇為輸入；當(dāng)DIFF=1，該為保留。00110當(dāng)DIFF=0，AD6選擇為輸入；當(dāng)DIFF=1，該為保留。00111當(dāng)DIFF=0，AD7選擇為輸入；當(dāng)DIFF=1，該為保留。01000當(dāng)DIFF=0，AD8選擇為輸入；當(dāng)DIFF=1，該位保留。01001當(dāng)DIFF=0，AD9選擇為輸入；當(dāng)DIFF=1，該位保留。01010當(dāng)DIFF=0，AD10選擇為輸入；當(dāng)DIFF=1，該位保留。01011當(dāng)DIFF=0，AD11選擇為輸入；當(dāng)DIFF=1，該位保留。01100當(dāng)DIFF=0，AD12選擇為輸入；當(dāng)DIFF=1，該位保留。01101當(dāng)DIFF=0，AD13選擇為輸入；當(dāng)DIFF=1，該位保留。01110當(dāng)DIFF=0，AD14選擇為輸入；當(dāng)DIFF=1，該位保留。01111當(dāng)DIFF=0，AD15選擇為輸入；當(dāng)DIFF=1，該位保留。10000當(dāng)DIFF=0，AD16選擇為輸入；當(dāng)DIFF=1，該位保留。10001當(dāng)DIFF=0，AD17選擇為輸入；當(dāng)DIFF=1，該位保留。10010當(dāng)DIFF=0，AD18選擇為輸入；當(dāng)DIFF=1，該位保留。10011當(dāng)DIFF=0，AD19選擇為輸入；當(dāng)DIFF=1，該位保留。10100當(dāng)DIFF=0，AD20選擇為輸入；當(dāng)DIFF=1，該位保留。10101當(dāng)DIFF=0，AD21選擇為輸入；當(dāng)DIFF=1，該位保留。10110當(dāng)DIFF=0，AD22選擇為輸入；當(dāng)DIFF=1，該位保留。10111當(dāng)DIFF=0，AD23選擇為輸入；當(dāng)DIFF=1，該位保留。11000保留11001保留11010當(dāng)DIFF=0，溫度傳感器選擇為輸入；當(dāng)DIFF=1，溫度傳感器選擇為輸入。11011當(dāng)DIFF=0，Bandgap選擇為輸入；當(dāng)DIFF=1，Bandga選擇為輸入。11100保留。11100保留11101當(dāng)DIFF=0，VEREFSH選擇為輸入；當(dāng)DIFF=1，-VREFSH選擇為輸入。在SC2寄存器中電壓接口由REFSL位決定。11110當(dāng)DIFF=0，VREFSL選擇作為輸入；當(dāng)DIFF=1,該位保留。在寄存器SC2中電壓接口選擇由REFSEL決定。11111模塊停止工作ADC狀態(tài)和控制寄存器2(ADCx_SC2)位描述7ADACT轉(zhuǎn)換活躍位。0：沒(méi)有在轉(zhuǎn)換。1：正在轉(zhuǎn)換。6ADTRG轉(zhuǎn)換觸發(fā)選擇位。當(dāng)選擇軟件觸發(fā)時(shí)，通過(guò)寫(xiě)SC1A寄存器初始化轉(zhuǎn)換。0：軟件觸發(fā)選擇。1：硬件觸發(fā)選擇。5ACFE比較功能使能位。0：比較功能禁用。1：比較功能使能。4ACFGT比較功能大于使能位。3ACREN比較功能范圍使能位。ACREN配置比較功能來(lái)檢查轉(zhuǎn)換的結(jié)果是否在CV1和CV2寄存器的范圍內(nèi)。2DMAENDMA使能位。0：DMA禁用。1：DMA使能，轉(zhuǎn)換完成后自動(dòng)置位COCO標(biāo)志觸發(fā)DMA請(qǐng)求。1-0REFSEL電壓參考選擇位。00：默認(rèn)參考電壓源（外部引腳VREFH和VREFL）。01：備用參考電壓源（VALTH和VALTL）。10，11：保留選項(xiàng)。ADC狀態(tài)和控制寄存器3(ADCx_SC3)位描述7CAL校準(zhǔn)位。置位CAL的時(shí)候開(kāi)始一個(gè)校準(zhǔn)序列。0：沒(méi)有在轉(zhuǎn)換。1：正在轉(zhuǎn)換。6CALF校準(zhǔn)失敗標(biāo)志。0：校準(zhǔn)正常完成。1：校準(zhǔn)失敗。ADC精確度規(guī)格將不保證。3ADCO連續(xù)轉(zhuǎn)換使能位。0：如果硬件平均功能使能（AVGE=1），那么在初始化轉(zhuǎn)換后，一個(gè)轉(zhuǎn)換或者一組轉(zhuǎn)換將開(kāi)啟。1：如果硬件平均功能使能（AVGE=1），那么在初始化轉(zhuǎn)換后，連續(xù)轉(zhuǎn)換或者多組轉(zhuǎn)換將開(kāi)啟。2AVGE硬件平均使能位。0：硬件平均功能禁用。1：硬件平均功能使能。1-0AVGS硬件平均選擇位。決定多少個(gè)ADC轉(zhuǎn)換來(lái)平均出一個(gè)結(jié)果。00：4個(gè)采樣平均。01：8個(gè)采樣平均。10：16個(gè)采樣平均。11：32個(gè)采樣平均。ADC數(shù)據(jù)結(jié)果寄存器（ADCx_Rn）數(shù)據(jù)結(jié)果寄存器帶有ADC一個(gè)結(jié)果，這個(gè)結(jié)果是通過(guò)通信狀態(tài)和通道控制寄存器（SC1A:SC1n）選擇通道的ADC轉(zhuǎn)換產(chǎn)生的。數(shù)據(jù)結(jié)果寄存器描述如表7-2所示，當(dāng)配置成10位的單工模式時(shí)，D[15:10]會(huì)被清除。當(dāng)配置成11位的雙工模式時(shí)，D[15:10]會(huì)攜帶符號(hào)位。數(shù)據(jù)結(jié)果寄存器描述轉(zhuǎn)換模式D15D14D13D12D11D10D9D8D7D6D5D4D3D2D1D0格式16位雙工SDDDDDDDDDDDDDDD帶符號(hào)的2位補(bǔ)碼16位單工DDDDDDDDDDDDDDDD不帶符號(hào)右對(duì)齊13位雙工SSSSDDDDDDDDDDDD帶符號(hào)的擴(kuò)展2位補(bǔ)碼12位單工0000DDDDDDDDDDDD不帶符號(hào)的兩位補(bǔ)碼11位雙工SSSSSDDDDDDDDDDD帶符號(hào)的擴(kuò)展2位補(bǔ)碼10位單工000000DDDDDDDDDD不帶符號(hào)右對(duì)齊9位雙工SSSSSSSDDDDDDDDD帶符號(hào)的擴(kuò)展2位補(bǔ)碼8位單工0000000DDDDDDDDD不帶符號(hào)右對(duì)齊ADC時(shí)鐘門(mén)控寄存器(SIM_SCGC6)(SIM_SCGC3)

DA寄存器說(shuō)明DAC數(shù)據(jù)寄存器（低）(DACx_DATnL)位描述7-0DATA0WhentheDACbufferisnotenabled,DATA[11:0]controlstheoutputvoltagebasedonthefollowingformula:Vout=Vin*(1+DACDAT0[11:0])/4096WhentheDACbufferisenabled,DATAismappedtothe16-wordbuffer.DAC數(shù)據(jù)寄存器（高）(DACx_DATnH)位描述3-0DATA1WhentheDACbufferisnotenabled,DATA[11:0]controlstheoutputvoltagebasedonthefollowingformula:Vout=Vin*(1+DACDAT0[11:0])/4096WhentheDACbufferisenabled,DATAismappedtothe16-wordbuffer.DAC控制寄存器0(DACx_C0)位描述7DACENDAC使能位。0：TheDAC禁止；1：TheDAC使能6DACRFSDAC基準(zhǔn)選擇位。0：DACREF_1為基準(zhǔn)電壓；1：DACREF_2為基準(zhǔn)電壓。5DACTRGSELDAC觸發(fā)源選擇位。0：硬件觸發(fā)；