嵌入式系統(tǒng)降低功耗設(shè)計

嵌入式系統(tǒng)降低功耗設(shè)計cacheDV（dynamicvoltage軟件的低功耗設(shè)計涉及嵌入式操作系統(tǒng)、編譯程序和應(yīng)用軟件等各個層次。API，建立的約束條件，并強迫電源管理機制執(zhí)行相匹配的變化。一、電路級的低功耗設(shè)計：一、硬件低功耗設(shè)計1TTL工藝的器件都有對應(yīng)的CMOSCMOSCMOSTTLCMOS降低時鐘頻率和工作電壓。盡量使電路處于靜態(tài)工作狀態(tài)。設(shè)計系統(tǒng)時，盡量使電路處于確定的工作狀態(tài)，避免沒有必要的循環(huán)、跳變。對未用的管腳VCC于0、1間的過渡區(qū)域，大大浪費了功耗。2都要優(yōu)于分離器件。3功耗。4節(jié)省功耗的目的。5、充分利用節(jié)電工作方式：現(xiàn)在廠家生產(chǎn)的許多器件都有低功耗的節(jié)電方式，如單片機閑置、掉電工作方式，存儲器的維持共作方式，ADC、DAC，DC/DC的停機工作方式等。這些器件具有節(jié)電工作方式本身就說明他們在正常工作方式時需要消耗較大的電能，因此設(shè)計是充分利用其節(jié)電方式往往能達到顯著的節(jié)電效果。另外，合理處理器件的空余引腳也是非常重要的。大多數(shù)數(shù)字電路輸出端在輸出低電平的時候功耗遠大于輸出高電平的時候的功耗，設(shè)計是應(yīng)該注意控制低電平的輸出時間，閑置時使其處于高電平的輸出狀態(tài)。6、實行電源管理目前大部分的傳感器本身還沒有低功耗模式，而這些器件往往是用電大戶。這種情況下，可以對電路進行模塊設(shè)計，工作時對大功耗器件實施間斷供電，即設(shè)置電源開關(guān)電路，并通過軟件或定時電路控制開關(guān)，是大功耗模塊電路在需要工作的時候加電，其余時間則處于斷電狀態(tài)。這是最有效的節(jié)電方式。二、集成電路的功耗分析CMOSCMOS電路具有以下優(yōu)點：集成度高，功耗低，輸入電流小，連接方便和具有比例性。目前，在嵌入式硬件設(shè)計中，無論是微處理器，還是外圍電路中，CMOSCOMS確定性功耗包括以下內(nèi)容：靜態(tài)漏電功耗，內(nèi)部短路功耗和動態(tài)功耗。非確定性功耗主要是由于環(huán)境引起的。靜態(tài)漏電功耗靜態(tài)漏電是在二極管在反向加電時，晶體管內(nèi)出現(xiàn)的漏電現(xiàn)象。在MOS管中，主要指的是從襯底的注入效應(yīng)和亞門限效應(yīng)。這些與工藝有關(guān)，而且漏電所造成的功耗很小。但是隨著芯片面積的縮小，靜態(tài)功耗所占的比重也在擴大，所以它也是設(shè)計必須考慮的一個重要因素之一。一種比較好的方法是采用自適應(yīng)襯底偏置電壓的DVS方法。內(nèi)部短路功耗CMOSVtn<Vin<Vdd-|Vtp（VtnNMOSPMOS）成立，這時在VddNMOSPMOS10%。而且，如果在一個節(jié)點上，V<V+|V|短路電流會被消除掉。動態(tài)功耗CLCMOSPMOS0HVdd0H（輸入端）CLVdd2。PMOSH0VddNMOS會把電容存儲的另一半能量消耗掉。如果CMOS在每次時鐘變化時都變化一次，則所耗的功率就是CVdd2f，但并不是在每個時鐘跳變過程之中，所有的CMOS電容都會進行一次轉(zhuǎn)換（除了時鐘緩沖器，所以最后要再加上一個概aa三、嵌入式處理器的低功耗設(shè)計處理器的低功耗設(shè)計包括器件級的低層次和系統(tǒng)級的高層次設(shè)計。對于較低的設(shè)計層次，低功耗設(shè)計主要關(guān)注減少負載電容和漏電流；而對于較高的設(shè)計層次，低功耗設(shè)計主要減少無用的邏輯和無用的電路活動。因此高層次低功耗設(shè)計效果更好，成為設(shè)計的主要方法。高層次的低功耗設(shè)計主要有以下方法：RISC門控時鐘；cache；動態(tài)電壓縮放技術(shù)；二、軟件層面的低功耗設(shè)計：有了硬件基礎(chǔ)的支持，就需要低功耗軟件來實現(xiàn)對部件的低功耗控制。低功耗軟件既需要低功耗操作系統(tǒng)，又需要低功耗的應(yīng)用編程。在操作系統(tǒng)最后還必須把這些功能通過系統(tǒng)接口給應(yīng)用程序使用。在應(yīng)用層，則需要充分利用系統(tǒng)的接口，編寫具有良好低功耗性能的應(yīng)用程序。一、低功耗調(diào)度器在系統(tǒng)中，處理器是最重要的系統(tǒng)資源，在功耗上，也是占了很大的比例。所以在整個操作系統(tǒng)中，處理器的管理占有重要的地位，這集中表現(xiàn)在處理器的調(diào)度算法上。如何設(shè)計一個調(diào)度算法，既能夠使處理器在規(guī)定時間內(nèi)完成系統(tǒng)任務(wù)，又能夠使得其功耗最低，就成為了低功耗處理器調(diào)度算法的核心任務(wù)之一。在處理器的調(diào)度算法設(shè)計上，需要充分利用處理器本身的特性。對于目前的嵌入式處理器，在功耗管理上，大多提供不同的工作模式，這些模式有不同的時鐘頻率。頻率越低，處理器的功耗越小，同時處理器的處理能力也ACPIDVS所以如果處理器以某一個恒定不變的速度去完成任務(wù)集，將比處理器以一個高速度完成任務(wù)集，然后再空閑的方法更節(jié)約能源。如果可以預(yù)測未來處理器的任務(wù)負荷情況，在任務(wù)集開始執(zhí)行前，可以計算出處理器在規(guī)定時間內(nèi)完成任務(wù)的最小恒定速度，如果按照此速度來執(zhí)行任務(wù)集，則處理器的功耗最低。但是在很多情況下，系統(tǒng)不能預(yù)知未來系統(tǒng)的任務(wù)負荷，這時這種方法不能夠再采用。一般說來，處理器在某一段時間內(nèi)的負荷是相對穩(wěn)定的，可以統(tǒng)計前一段時間內(nèi)系統(tǒng)的負荷，用它來作為未來一段時間處理器荷載的預(yù)測，這不會和實際情況完全相符，但是也可以達到很好的效果，在算法研究和實際中，也被大量采用。處理器一般通過進入不同的功耗模式來降低嵌入式系統(tǒng)的功耗。處理器的功耗模式分為工作模式，空閑模式和休眠模式。上電后，系統(tǒng)工作在工作模式下。如果有任務(wù)處于活動狀態(tài)或是有外部事件發(fā)生時，系統(tǒng)將保持該模式；否則，把系統(tǒng)切換到空閑模式?？臻e模式一個主要特點是其進入退出基本上不需要額外開銷，通常一毫秒就可以反復(fù)很多次。任何時候只要操作系統(tǒng)檢查到所有線程都處于阻塞狀態(tài)如等待中斷、事件或定時時間，它都可以把系統(tǒng)置于空閑模式以省電。由于任何中斷都能把系統(tǒng)從空閑模式中喚醒，所以采用這種模式可使軟件智能等待系統(tǒng)事件。在通常情況下，空閑進程本身不做什么具體的處理工作，它只有在其它idle在休眠模式下，如果是對系統(tǒng)無效的外部事件，系統(tǒng)將回到休眠狀態(tài)。如果有外部事件發(fā)生，系統(tǒng)將回到工作模式。在休眠模式下，系統(tǒng)依靠中斷來喚醒自己。從空閑狀態(tài)退出到工作狀態(tài)是實時的，但是從休眠狀態(tài)退出的延遲就大得多。二、低功耗設(shè)備驅(qū)動設(shè)備驅(qū)動程序在處理器和外設(shè)之間進行通信，直接對硬件進行操作，可以充分利用硬件的特性。在功耗管理的軟件系統(tǒng)中，它也是軟件的底層，是以上各層軟件的基礎(chǔ)。驅(qū)動層向上面各層提供函數(shù)調(diào)用接口，這些函數(shù)充分利用外設(shè)的功耗模式來降低外設(shè)的功耗。在驅(qū)動層，只是提供可以利用低功耗硬件特性的函數(shù)接口；在策略層，提供不同的低功耗策略讓應(yīng)用層選用。因為系統(tǒng)采用低功耗工作方式，可能策略層應(yīng)該包括這些內(nèi)容：比如，對于處理器，在什么條件下進入低速模式運行，什么條件下進入休眠模式等。對于外圍設(shè)備，在某些功能不用時是立即關(guān)閉，還是延時或者需要等待其它條件發(fā)生才關(guān)閉。三、系統(tǒng)功耗策略操作系統(tǒng)的驅(qū)動，決定了是否可以使用硬件的低功耗特性，但是可以采用的低功耗模式卻是由系統(tǒng)功耗策略模塊來提供。為了使得系統(tǒng)靈活，在低功耗和性能上有很好的平衡，把是否使用低功耗方式和使用什么樣的低功耗策略留給應(yīng)用層來決定。因為系統(tǒng)采用低功耗工作方式，可能會對系統(tǒng)性能只是提供可以利用低功耗硬件特性的函數(shù)接口；在策略層，提供不同的可以使用的低功耗策略供用戶層選用，同時，在系統(tǒng)接口層也提供可以直接控制硬件低功耗特性的函數(shù)，使得應(yīng)用層除了可以選擇現(xiàn)有策略來控制設(shè)備低功耗方式外，也可以自己制定節(jié)能方式。四、編譯技術(shù)C器碼。通過對程序行為的研究可以發(fā)現(xiàn)，實現(xiàn)同一邏輯功能，不同指令的組合，乃至不同指令的排列順序造成的系統(tǒng)功耗是不一樣的。編譯程序的低功耗設(shè)計就是在輸入輸出的行為保持不變的前提下，對軟件的運算結(jié)構(gòu)進行改變，也就是改變指令的排列組合順序，并從中選擇最低功耗的結(jié)構(gòu)。編譯器對代碼的優(yōu)化原來主要用于體積和性能的優(yōu)化，這里主要用于在保持性能的前提下，對功耗進行優(yōu)化。編譯器主要通過兩種辦法實現(xiàn)優(yōu)化，一種是減少程序的執(zhí)行時間，一種是減少電路活動性。第一種方法與優(yōu)化代碼性能的目標(biāo)是一致的，在編譯器對性能的優(yōu)化過程中就已經(jīng)實現(xiàn)了。比如可以通過減cache第二種方法在有的時候可能會和性能相沖突。減少操作最直接的減少電路活動性的辦法是減少控制通路上操作的數(shù)量，減少操作數(shù)量一般有減少電容的作用，對關(guān)鍵路徑的影響是與特定設(shè)計相