《數(shù)字電子技術(shù)基礎(chǔ)》-組合邏輯電路

第3章組合邏輯電路3.2

組合邏輯電路的分析與設(shè)計(jì)

3.3

典型的組合邏輯集成電路

3.1

概述3.4

組合邏輯電路中的競(jìng)爭(zhēng)冒險(xiǎn)學(xué)習(xí)要點(diǎn)：組合邏輯電路的分析組合邏輯電路的設(shè)計(jì)典型組合邏輯電路的功能典型組合邏輯電路的應(yīng)用3.1

概述組合邏輯電路：在任意時(shí)刻電路的輸出僅取決于該時(shí)刻的輸入，而與輸入信號(hào)作用前電路所處的狀態(tài)無(wú)關(guān)。電路特點(diǎn)：無(wú)記憶，無(wú)反饋。即任意一個(gè)輸出端的輸出與該時(shí)刻所有輸入端的邏輯取值有關(guān)。

圖中第i個(gè)輸出與輸入邏輯變量的關(guān)系可用如下邏輯函數(shù)來(lái)描述：3.2

組合邏輯電路的分析與設(shè)計(jì)

3.2.1

組合邏輯電路的分析方法3.2.2

組合邏輯電路的設(shè)計(jì)方法一般分析步驟：（1）根據(jù)給定的邏輯電路寫出邏輯函數(shù)表達(dá)式。（2）列出真值表。（3）分析得出電路的邏輯功能。

--借助于邏輯函數(shù)、真值表等找出給定電路的輸入輸出之間的關(guān)系進(jìn)而知道電路所實(shí)現(xiàn)的邏輯功能。

3.2.1

組合邏輯電路的分析方法例邏輯電路如圖所示，試分析其邏輯功能。

解：（1）從輸入端依次寫出：

（2）列出真值表。ABCF00000010010001101000101111011111（3）由真值表可以看出該電路可以實(shí)現(xiàn)四舍五入的判別，當(dāng)輸入的二進(jìn)制碼大于等于5時(shí)，輸出為1，而小于5時(shí)輸出為0。3.2.2

組合邏輯電路的設(shè)計(jì)方法根據(jù)給定的邏輯功能要求，設(shè)計(jì)出能實(shí)現(xiàn)這個(gè)功能要求的邏輯電路。實(shí)現(xiàn)的電路要最簡(jiǎn)，即所用器件品種最少、數(shù)量最少、連線最少。要求：（1）根據(jù)設(shè)計(jì)要求確定輸入輸出變量并邏輯賦寫出真值表。

（2）由真值表寫出邏輯函數(shù)表達(dá)式并化簡(jiǎn)或轉(zhuǎn)換。

（3）選用合適的器件畫出邏輯圖。

一般設(shè)計(jì)步驟：

例設(shè)計(jì)一個(gè)交通燈故障自動(dòng)檢測(cè)器，以實(shí)現(xiàn)紅、黃、綠三種燈的遠(yuǎn)程監(jiān)控，要求用與非門實(shí)現(xiàn)。解：

（1）邏輯賦值。紅、黃、綠三種燈分別用變量A、B、C表示，燈亮為1，不亮為0。用變量F表示，正常為1，有故障為0。輸入：輸出：真值表ABCF00000011010101101001101011001110變換成與非式

（2）由真值表寫出邏輯表達(dá)式。

（3）畫出邏輯圖。

3.3

典型的組合邏輯集成電路3.3.1編碼器3.3.2

譯碼器3.3.3

數(shù)據(jù)分配器和數(shù)據(jù)選擇器

3.3.4

數(shù)值比較器3.3.5

加法器編碼：

3.3.1

編碼器將信息符號(hào)與二進(jìn)制代碼之間建立一一對(duì)應(yīng)的關(guān)系。編碼器：能實(shí)現(xiàn)編碼功能的邏輯電路。

1．編碼器工作原理即在某一時(shí)刻電路只把一個(gè)輸入信號(hào)轉(zhuǎn)換為n位二進(jìn)制代碼。例：4線-2線編碼器--把4個(gè)輸入信號(hào)編成對(duì)應(yīng)的2位二進(jìn)制代碼輸出的編碼電路。

設(shè)輸入4個(gè)分別為I0～I(xiàn)3，高電平有效；輸出為Y1Y0兩位二進(jìn)制代碼。輸入輸出I3I2I1I0Y1Y0000100001001010010100011真值表：

解：注意：編碼器在任一時(shí)刻只能對(duì)一個(gè)輸入信號(hào)進(jìn)行編碼。輸出表達(dá)式

根據(jù)表達(dá)式：如果某一時(shí)刻，有兩個(gè)輸入端如I1、I2同時(shí)為1時(shí)，輸出Y1Y0為00

；而輸出Y1Y0為00本應(yīng)表示信號(hào)I0，所以以上輸出就是錯(cuò)誤輸出。為避免此問(wèn)題，可設(shè)定輸入信號(hào)的優(yōu)先級(jí)，即優(yōu)先編碼器。4線-2線優(yōu)先編碼器真值表輸入輸出I3I2I1I0Y1Y0000100001×0101××101×××11表達(dá)式

此時(shí)輸出I1、I2即使同時(shí)為1，輸出為I0仍然表示對(duì)優(yōu)先級(jí)高的I2的編碼。優(yōu)先編碼器實(shí)質(zhì)就是對(duì)優(yōu)先級(jí)最高的一個(gè)輸入信號(hào)進(jìn)行編碼避免了輸出紊亂。

除了二進(jìn)制編碼器，常用的還有二-十進(jìn)制編碼器，也稱為BCD碼編碼器，就是把0～9十個(gè)十進(jìn)制數(shù)碼編成BCD代碼，其工作原理與二進(jìn)制編碼器相同。2．集成編碼器74LS148（74HC148）為TTL（CMOS）8線-3線優(yōu)先編碼器，兩者電性能參數(shù)不同，但邏輯功能相同。輸出端，變量上的非號(hào)表示輸出為反碼形式?！珵檩斎攵?，變量上的非號(hào)表示低電平有效，

優(yōu)先級(jí)最高；

三個(gè)控制端：為輸入使能端，低電平有效；為輸出使能端；為擴(kuò)展輸出端。

EO74LS148功能表輸入輸出EII7I6I5I4I3I2I1I0Y2Y1Y0EOCS1××××××××111110111111111110100×××××××00010010××××××001100110×××××0101001110××××01110011110×××100100111110××1011001111110×1101001111111011110例用74LS148和邏輯門電路實(shí)現(xiàn)16線-4線優(yōu)先編碼器。

解：

74LS148為8個(gè)輸入，現(xiàn)要對(duì)16個(gè)輸入進(jìn)行編碼，因此至少要用兩片74LS148，根據(jù)功能表畫出邏輯圖。其中片1為高位，片0為低位。片1的EO端和片0的級(jí)聯(lián)，用于控制是否允許低位片編碼輸出。片1和片0的相與作為總的輸出，用于標(biāo)志輸出端是否為有效編碼引出，作為輸出的最高位。端輸出，另外，將片1的顯然，片1的優(yōu)先級(jí)要高于片0優(yōu)先級(jí)，輸入端中優(yōu)先級(jí)最高，優(yōu)先級(jí)最低。

常見(jiàn)的集成編碼器還有74LS147、74HC147、CD4532等。

這些芯片都有相應(yīng)的資料可供查詢，具體的型號(hào)因廠家的不同而有很多種，因此對(duì)于芯片內(nèi)部結(jié)構(gòu)不必深究，在學(xué)習(xí)時(shí)要學(xué)會(huì)看芯片引腳的名稱和排列，分清輸入和輸出，會(huì)讀功能表，弄懂輸入輸出之間的關(guān)系以及功能端的作用和有效電平，要掌握如何運(yùn)用器件。3.3.2

譯碼器

編碼的逆過(guò)程，把給定的二進(jìn)制代碼轉(zhuǎn)換為相應(yīng)的輸出信號(hào)或另一種形式的代碼。譯碼：譯碼器：具有譯碼功能的邏輯電路。一般結(jié)構(gòu)框圖：輸入輸出之間關(guān)系要滿足：M≤2N1．二進(jìn)制譯碼器

將輸入代碼轉(zhuǎn)換成一一對(duì)應(yīng)的有效信號(hào)，在使能控制端有效的情況下，對(duì)應(yīng)每一組輸入代碼，輸出端只有一個(gè)輸出有效。注意：輸入輸出滿足M=2N，也稱為N線-M線譯碼器或唯一地址譯碼器。

下面介紹常用的集成譯碼器74138和74139，它們分別具有TTL和CMOS系列的產(chǎn)品。

74LS139為雙2線-4線譯碼器，即內(nèi)部有兩個(gè)相互獨(dú)立的2線-4線譯碼器。引腳圖74LS139功能表輸入輸出A1A01××11110001110001110101010110110111即每個(gè)譯碼器有2個(gè)輸入端，4個(gè)反碼輸出端，為使能控制時(shí)，譯碼器處于非工作狀態(tài)，有一個(gè)輸出端有效，從而識(shí)別四種不同的輸入代碼。端，低電平有效。當(dāng)輸出為1111。當(dāng)時(shí)，譯碼器工作，對(duì)應(yīng)每個(gè)代碼僅74LS138為3線-8線譯碼器

引腳圖

譯碼器有3個(gè)輸入，8個(gè)反碼輸出，輸出為低電平有效，3個(gè)使，當(dāng)G1=1，能控制端G1、、

，時(shí)，譯碼器工作，可以識(shí)別8種不同輸入狀態(tài)。利用使能控制端可以方便的擴(kuò)展電路功能。

74LS138功能表

輸入輸出G1A2A1A00×××××11111111×1××××11111111××1×××111111111000001111111010000111111101100010111110111000111111011110010011101111100101110111111001101011111110011101111111例1下圖為兩片74LS138擴(kuò)展的4線-16線譯碼器，試分析其工作原理。解：

由圖可知片1為高位，片0為低位。A3、A2

、A1

、A0為4個(gè)輸入端。當(dāng)A3為0時(shí)，片1的G1=0，禁止譯碼，高8位輸出全為1；而，低8位有有效輸出。此時(shí)，片0的G1=1，時(shí)，譯碼器工作，當(dāng)A3為1時(shí)，片1的G1=1，高8位有有效輸出，而片0此時(shí)有輸出全為1。

，時(shí)，譯碼器工作，，禁止譯碼，低8位例2用74LS138實(shí)現(xiàn)邏輯函數(shù)。解：

將函數(shù)表達(dá)式寫成最小項(xiàng)之和將輸入變量A、B、C分別接入輸入端，注意高位和低位的接法，使能端接有效電平，由于74LS138輸出為反碼輸出，需要再將F變換一下：邏輯電路圖注意：使用中規(guī)模集成譯碼器實(shí)現(xiàn)邏輯函數(shù)時(shí)，譯碼器的輸入端個(gè)數(shù)要和邏輯函數(shù)變量的個(gè)數(shù)相同，并且需要將邏輯函數(shù)化成最小項(xiàng)表達(dá)式。2．二-十進(jìn)制譯碼器

常用的有8421BCD碼集成譯碼器74HC42，

將輸入的BCD碼譯成十個(gè)輸出信號(hào)，有4個(gè)輸入端，10個(gè)輸出端，常稱為4線-10線譯碼器。

引腳圖其工作原理與74138基本相同。

74HC42輸出為低電平有效，如輸入為1001時(shí)，輸出端僅Y9為低電平，其他輸出端為高電平，對(duì)應(yīng)于十進(jìn)制數(shù)9。當(dāng)輸入超過(guò)0～9范圍時(shí)，輸出均為高電平，無(wú)有效譯碼輸出，這超出范圍的六個(gè)代碼1010～1111稱為偽碼，顯然，電路具有拒絕偽碼的功能。3．顯示譯碼器

數(shù)碼顯示電路通常包括顯示譯碼器、驅(qū)動(dòng)電路和顯示器等部分。（1）數(shù)碼顯示器件。

--用來(lái)顯示數(shù)字、文字或其他符號(hào)。按發(fā)光物質(zhì)：

半導(dǎo)體發(fā)光二極管數(shù)碼管（LED數(shù)碼管）、輝光數(shù)碼管、熒光數(shù)碼管、液晶顯示器（LCD）、等離子顯示板等；按組成方式：分段式顯示器、點(diǎn)陣式顯示器等。

由發(fā)光二極管構(gòu)成的七段顯示器（LED數(shù)碼管）

a～g七個(gè)發(fā)光二極管分段封裝而成，共陽(yáng)極接法將各段陽(yáng)極接在一起作為公共陽(yáng)極接到高電平，需要某段發(fā)光，則將相應(yīng)二極管的陰極接低電平，共陰極接法反之。（2）七段集成顯示譯碼器。

將需要顯示的十進(jìn)制數(shù)的代碼經(jīng)過(guò)譯碼器譯出送到LED數(shù)碼管，點(diǎn)亮相應(yīng)的段即可在數(shù)碼管上顯示十進(jìn)制數(shù)。

例如，要顯示數(shù)字7，其8421BCD碼為0111，經(jīng)譯碼器輸出后應(yīng)使a、b、c輸出端有效，對(duì)應(yīng)段能點(diǎn)亮即可。

但注意在選用顯示譯碼器時(shí)要選擇正確的驅(qū)動(dòng)方式，共陽(yáng)極接法的LED數(shù)碼管要選用輸出為低電平有效的譯碼器，共陰極接法的LED數(shù)碼管要選用輸出為高電平有效的譯碼器。

LED工作電壓比較低，且工作電流不大，一般可以直接用顯示譯碼器驅(qū)動(dòng)LED數(shù)碼管。74HC4511引腳圖74HC4511是常用的CMOS七段顯示譯碼器，A3、A2、

A1、A0為輸入端，輸入8421BCD碼，a～g為七段輸出，輸出高電平有效，可用來(lái)驅(qū)動(dòng)共陰極LED數(shù)碼管。為測(cè)試輸入端，低電平有效，當(dāng)時(shí)a～g輸出全為1，用于檢查譯碼器和LED數(shù)碼管是否能正常工作。

數(shù)據(jù)時(shí)，可強(qiáng)制將不需要顯示的位消去。如四位數(shù)碼管，某時(shí)刻只需顯示最低的兩位數(shù)據(jù)，則可以讓最高兩位數(shù)據(jù)的為滅燈輸入端，低電平有效，顯示多位數(shù)碼管的，達(dá)到最高兩位消顯的目的，易讀結(jié)果。

LE為鎖存使能端，輸入碼在LE由0跳變?yōu)?時(shí)被鎖存，譯碼器輸出只取決于此時(shí)鎖存器中的內(nèi)容，輸入端的變化將不再引起輸出端的變化，即此時(shí)輸出將保持不變。74HC4511功能表

功能/數(shù)字輸入輸出顯示LEA3A2A1A0abcdefg測(cè)試××0××××1111111全顯滅燈×01××××0000000全滅鎖存111××××維持不變維持00110000111111001011000101100001201100101101101230110011111100134011010001100114501101011011011560110110001111161010～1111六個(gè)代碼，輸出均為低電平，顯示器不顯示。例七段顯示譯碼電路如圖（a），對(duì)于圖（b）所示的輸入波形，分析在LED數(shù)碼管上的顯示結(jié)果。解：

由于所以只需考慮LE的控制作用。、

當(dāng)LE=0時(shí)，譯碼器正常工作，輸入代碼ABCD有效，LED數(shù)碼數(shù)碼管依次顯示3、8、5。當(dāng)LE由0跳變到1時(shí)，輸入為0101，即數(shù)字5被鎖存，當(dāng)LE=1時(shí)，即使輸入代碼發(fā)生了變化，LED數(shù)碼管仍維持顯示數(shù)字5。3.3.3數(shù)據(jù)分配器和數(shù)據(jù)選擇器

1．?dāng)?shù)據(jù)分配器

實(shí)現(xiàn)數(shù)據(jù)分配的邏輯電路，將一路通道上的公共數(shù)據(jù)根據(jù)需要分配到多路通道上去，至于傳送到哪路通道上，則需要用唯一地址譯碼器來(lái)決定。通常數(shù)據(jù)分配器有一根輸入線，n根地址控制線，2n根數(shù)據(jù)輸出線，因此根據(jù)輸出線的個(gè)數(shù)也稱為2n路數(shù)據(jù)分配器用74LS138譯碼器實(shí)現(xiàn)的數(shù)據(jù)分配器譯碼器的三個(gè)輸入端A2

、A1

、A0作為選擇通道用的地址信號(hào)輸入，八個(gè)輸出端作為數(shù)據(jù)輸出通道，三個(gè)控制端接法如下：接低電平，G1接高電平，接數(shù)據(jù)線D作為數(shù)據(jù)輸入。工作原理：設(shè)地址信號(hào)為001，即選擇的是通道。而數(shù)據(jù)線上數(shù)據(jù)只有兩種：當(dāng)D=1時(shí)，不工作，輸出全為1，即有，根據(jù)譯碼器功能表知此時(shí)譯碼器通道輸出也為1；當(dāng)D=0時(shí)，，且，G1=1，此時(shí)譯碼器工作，根據(jù)地址信號(hào)，應(yīng)是輸出有效低電平，即有通道輸出為0，因此，被分配到了不論D為何值，總有出和D相同，也就是說(shuō)數(shù)據(jù)D通道輸通道。

同理，當(dāng)?shù)刂沸盘?hào)為其他通道時(shí)，數(shù)據(jù)D也相應(yīng)的被分配到這些通道上去了。

74LS138實(shí)現(xiàn)的數(shù)據(jù)分配器功能表輸入輸出G1A2A1A01D00001111111D1D0001111111D11D001011111D111D00111111D1111D0100111D11111D010111D111111D01101D1111111D0111D11111112．?dāng)?shù)據(jù)選擇器

實(shí)現(xiàn)數(shù)據(jù)選擇功能的邏輯電路，通過(guò)選擇，按需要把多個(gè)通道上的某路數(shù)據(jù)傳送到唯一的公共數(shù)據(jù)通道。

一般，有2n根輸入線和一根輸出線，n根選擇控制線，因此根據(jù)輸入線的個(gè)數(shù)也稱為2n選一數(shù)據(jù)選擇器。常用的八選一集成數(shù)據(jù)選擇器74HC151：引腳圖A2、A1、A0三位地址輸入端，可實(shí)現(xiàn)八個(gè)數(shù)據(jù)源D0～D7的選擇。為反相輸出；為片選信號(hào)，低電平輸出端Y為同相輸出；有效。74HC151功能表

輸入輸出A2A1A0Y1×××010000D00001D10010D20011D30100D40101D50110D60111D7時(shí)，數(shù)據(jù)選擇器工作，輸出Y的表達(dá)式為：由功能表，可知

其中mi為A2A1A0的最小項(xiàng)，設(shè)A2A1A0=110，由最小項(xiàng)性質(zhì)知此時(shí)只有m6取值為1，所以Y=D6，也就是數(shù)據(jù)D6被選擇傳送到輸出端。時(shí)，數(shù)據(jù)選擇器不工作。

另外，當(dāng)數(shù)據(jù)源較多時(shí)，利用片選信號(hào)可以方便的實(shí)現(xiàn)功能擴(kuò)展。

例1如圖所示為兩片74HC151擴(kuò)展成的一個(gè)十六選一的數(shù)據(jù)選擇器，試說(shuō)明其工作原理。

解：A3A2A1A0為十六選一數(shù)據(jù)選擇器的地址輸入端。非門和片1的相連，A3和片0的直接相連。

A3經(jīng)過(guò)當(dāng)A3=1時(shí)，，片0不工作，輸出端Y0=0，，片1工作，兩個(gè)互補(bǔ)輸出端輸出數(shù)據(jù)，由于；所以總輸出端輸出與片1輸出相同。，片1不工作，輸出端Y1=0，而

，片0工作，當(dāng)A3=0時(shí)，，總輸出端輸出與片0輸出相同，從而實(shí)現(xiàn)十六選一的功能。，例2用74HC151實(shí)現(xiàn)函數(shù)解：74HC151的輸出所以先將函數(shù)寫成最小項(xiàng)表達(dá)式：比較可知：D0=D1=D3=D5=D6=D7=1D2=D4=0這里利用數(shù)據(jù)輸入作為控制信號(hào)來(lái)產(chǎn)生邏輯函數(shù)，變量A、B、C從地址端輸入構(gòu)成最小項(xiàng)mi，當(dāng)Di=1時(shí)，相應(yīng)的最小項(xiàng)在輸出表達(dá)式中出現(xiàn)，當(dāng)Di=0時(shí)，相應(yīng)的最小項(xiàng)不出現(xiàn)，從而實(shí)現(xiàn)需要的邏輯函數(shù)。畫出邏輯圖。且只需要把函數(shù)變換成最小項(xiàng)表達(dá)式，而不需要進(jìn)行函數(shù)化簡(jiǎn)，使用方便，但要注意地址輸入端變量的接法。例3用74HC151將并行數(shù)據(jù)10011100轉(zhuǎn)換為串行數(shù)據(jù)輸出。解：由74HC151的功能知，當(dāng)?shù)刂份斎霃?00～111變化時(shí)，依次選擇D0、D1、……、D7作為同相端數(shù)據(jù)輸出，因此，將10011100直接送到芯片的數(shù)據(jù)端作為并行輸入，當(dāng)?shù)刂沸盘?hào)按圖（b）變化，就從同相端取出數(shù)據(jù)即1-0-0-1-1-1-0-0的串行序列，實(shí)現(xiàn)了并行數(shù)據(jù)到串行數(shù)據(jù)的轉(zhuǎn)換。3.3.4

數(shù)值比較器1．一位數(shù)值比較器實(shí)現(xiàn)兩個(gè)一位二進(jìn)制數(shù)數(shù)值比較的邏輯電路。

設(shè)A和B是兩個(gè)1位二進(jìn)制數(shù)，A和B的取值只能為0和1，以A、B作為輸入變量，F(xiàn)A>B

、FA<B、FA=B作為輸出變量，當(dāng)輸出取值為1時(shí)表示相應(yīng)的比較結(jié)果成立，反之取值為0。輸入輸出ABFA>BFA<BFA=B00001010101010011001真值表2．多位數(shù)值比較器設(shè)A和B是需要比較的兩個(gè)2位二進(jìn)制數(shù)，即A1A0和B1B0，仍用FA>B

、FA<B、FA=B作為輸出變量表示比較結(jié)果。輸入輸出A1B1A0B0FA>BFA<BFA=BA1>B1×100A1<B1×010A1=B1A0>B0100A1=B1A0<B0010A1=B1A0=B0001注意，由高位比起，高位不等則其比較結(jié)果就是兩數(shù)比較結(jié)果，高位相等再依次由低位決定比較結(jié)果。真值表集成數(shù)值比較器74HC85是常用的CMOS型4位數(shù)值比較器

A3A2A1A0和B3B2B1B0是兩個(gè)用于比較的4位數(shù)輸入端，

FA>B

、FA<B、FA=B為總的引腳圖

IA>B

、IA<B、IA=B為擴(kuò)展輸入端，用于和其他數(shù)值比較器的輸出相連接組成更多位數(shù)的數(shù)值比較器。若只比較兩個(gè)4位數(shù)時(shí)，將IA>B=1，IA<B=0，IA=B=1即可。該比較器的工作原理和2位數(shù)值比較器的工作原理相同。比較結(jié)果輸出端。輸入輸出A3B3A2B2A1B1A0B0IA>BIA<BIA=BFA>BFA<BFA=BA3>B3××××××100A3<B3××××××010A3=B3A2>B2×××××100A3=B3A2<B2×××××010A3=B3A2=B2A1>B1××××100A3=B3A2=B2A1<B1××××010A3=B3A2=B2A1=B1A0>B0×××100A3=B3A2=B2A1=B1A0<B0×××010A3=B3A2=B2A1=B1A0=B0100100A3=B3A2=B2A1=B1A0=B0010010A3=B3A2=B2A1=B1A0=B0××1001A3=B3A2=B2A1=B1A0=B0110000A3=B3A2=B2A1=B1A0=B000011074HC85功能表例用兩片74HC85設(shè)計(jì)一個(gè)四位二進(jìn)制數(shù)的判別電路，設(shè)輸入的二進(jìn)制數(shù)為X，要求當(dāng)X≤4時(shí)輸出F2=1，當(dāng)4<X<9時(shí)輸出F1=1，當(dāng)X≥9時(shí)輸出F0=1。解：

74HC85可以實(shí)現(xiàn)4位數(shù)的比較，依題意，用一片74HC85完成X與4的比較，另一片完成X與9的比較，再將輸出結(jié)果進(jìn)行組合即可得到判別。3．?dāng)?shù)值比較器的擴(kuò)展數(shù)值位數(shù)較多時(shí)，可采用級(jí)聯(lián)或并聯(lián)的方式進(jìn)行擴(kuò)展。如圖用74HC85級(jí)聯(lián)組成的16位數(shù)值比較器，若最高4位相同，則由次低4位的比較結(jié)果來(lái)確定，即次低4位的輸出端應(yīng)與最高4位的IA>B

、IA<B、IA=B端相連接，依次類推。將16位數(shù)據(jù)按高低順序分四組，先并行進(jìn)行每組4位的比較，比較的結(jié)果再送到74HC85進(jìn)行比較后得到最終比較結(jié)果。用74HC85并聯(lián)組成的16位數(shù)值比較器顯然，若擴(kuò)展相同位數(shù)的數(shù)值比較器，并聯(lián)方式要比級(jí)聯(lián)方式多用一片芯片，但并聯(lián)的方式可以獲得較高的運(yùn)行速度。3.3.5

加法器計(jì)算機(jī)這樣的數(shù)字系統(tǒng)中經(jīng)常要進(jìn)行各種信息處理，而這些處理總是依賴于算術(shù)運(yùn)算和邏輯運(yùn)算，加、減、乘、除這些算術(shù)運(yùn)算都是轉(zhuǎn)化為加法運(yùn)算來(lái)實(shí)現(xiàn)的，因此加法運(yùn)算是整個(gè)運(yùn)算電路的核心。能夠完成二進(jìn)制加法運(yùn)算的邏輯電路。1．半加器和全加器半加：在做二進(jìn)制加法運(yùn)算時(shí)只考慮兩個(gè)加數(shù)本身，而不考慮低位有無(wú)進(jìn)位。半加器：實(shí)現(xiàn)半加運(yùn)算的邏輯電路。加法器：設(shè)Ai、Bi為兩個(gè)1位二進(jìn)制加數(shù)，Si為兩數(shù)的和，Ci為向高位產(chǎn)生的進(jìn)位。根據(jù)二進(jìn)制加法運(yùn)算規(guī)則得：輸入輸出AiBiSiCi0000011010101101邏輯函數(shù)表達(dá)式：半加器真值表即半加器可以由異或門和與門組成：全加在做二進(jìn)制加法運(yùn)算時(shí)不僅考慮了兩個(gè)加數(shù)本身，還考慮了來(lái)自相鄰低位的進(jìn)位，把這3個(gè)數(shù)相加，并根據(jù)求和結(jié)果給出向高位的進(jìn)位信號(hào)。全加器實(shí)現(xiàn)全加運(yùn)算的邏輯電路。設(shè)Ai、Bi為本位兩個(gè)加數(shù)，低位來(lái)的進(jìn)位為Ci-1，Si為和，Ci為向高位產(chǎn)生的進(jìn)位。輸入輸出AiBiCi-1SiCi00000001１001010011011001010101110０111111全加器真值表由真值表可得全加器的邏輯表達(dá)式：全加器的邏輯圖和符號(hào)。2．多位數(shù)加法器將多個(gè)全加器串行進(jìn)位的方法就可組成多位數(shù)加法器。例１用4個(gè)全加器組成兩個(gè)4位二進(jìn)制數(shù)相加運(yùn)算的加法器。特點(diǎn)：電路簡(jiǎn)單，但速度較慢。實(shí)用中一般采用超前進(jìn)位加法器，其各位的進(jìn)位信號(hào)只由兩個(gè)加數(shù)決定而不再需要低位來(lái)的進(jìn)位信號(hào)，因此，超前進(jìn)位加法器可以大大提高運(yùn)算速度。

74HC283就是一種典型的超前進(jìn)位加法器，可以實(shí)現(xiàn)4位二進(jìn)制數(shù)的加法運(yùn)算，并且，將多片74HC283級(jí)聯(lián)也可以方便的擴(kuò)展參與運(yùn)算的位數(shù)。引腳圖例２用74HC283構(gòu)成的組合邏輯電路如圖所示，若輸入端輸入余3碼（0011-1100），試分析此電路所實(shí)現(xiàn)的作用。解：

圖中B3B2B1B0=1101，CI=0，低位無(wú)進(jìn)位信號(hào)，74HC283的輸出為A3A2A1A0和B3B2B1B0求和的結(jié)果S3S2S1S0=A3A2A1A0+1101此電路將余3碼轉(zhuǎn)換成8421BCD碼，實(shí)現(xiàn)了代碼轉(zhuǎn)換的作用。輸入輸出A3A2A1A0S3S2S1S000110000010000010101001001100011011101001000010110010110101001111011100011001001簡(jiǎn)化真值表3.4

組合邏輯電路中的競(jìng)爭(zhēng)冒險(xiǎn)3.4.1

產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)的原因3.4.2

消除競(jìng)爭(zhēng)冒險(xiǎn)的方法任何一個(gè)邏輯門電路都具有一定的傳輸延遲時(shí)間，當(dāng)輸入信號(hào)發(fā)生瞬間轉(zhuǎn)換時(shí)，輸出信號(hào)不可能同時(shí)發(fā)生變化，而是要滯后一段時(shí)間才變化。在實(shí)際電路中，傳輸延遲往往會(huì)產(chǎn)生違反邏輯的干擾輸出，甚至?xí)鹣到y(tǒng)的誤動(dòng)作，給生產(chǎn)帶來(lái)危害。

競(jìng)爭(zhēng)冒險(xiǎn)就是這樣的一個(gè)問(wèn)題，所以有必要了解組合邏輯電路在狀態(tài)轉(zhuǎn)換過(guò)程中的工作情況，提前采取措施，確保電路能穩(wěn)定可靠的工作。3.4.1

產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)的原因1．競(jìng)爭(zhēng)冒險(xiǎn)競(jìng)爭(zhēng)

由于邏輯門電路存在延遲時(shí)間，且輸入信號(hào)到達(dá)同一器件時(shí)所經(jīng)歷的路徑也可能不同，從而引起幾個(gè)輸入信號(hào)到達(dá)同一地點(diǎn)時(shí)有先有后的現(xiàn)象。冒險(xiǎn)

競(jìng)爭(zhēng)若使電路輸出出現(xiàn)違背邏輯關(guān)系的尖峰脈沖（干擾脈沖或毛刺），即使得真值表所描述的邏輯關(guān)系受到短暫的破壞，產(chǎn)生錯(cuò)誤的輸出。注意不是所有競(jìng)爭(zhēng)都會(huì)引起錯(cuò)誤輸出（冒險(xiǎn)），但在實(shí)際電路中信號(hào)的變化快慢有一定隨機(jī)性，很難預(yù)測(cè)哪些信號(hào)變化會(huì)產(chǎn)生冒險(xiǎn)，因此，只能說(shuō)存在競(jìng)爭(zhēng)就有可能產(chǎn)生冒險(xiǎn)，這種現(xiàn)象就統(tǒng)稱為競(jìng)爭(zhēng)冒險(xiǎn)。1型冒險(xiǎn)輸出函數(shù)表達(dá)式輸入信號(hào)X可以經(jīng)過(guò)兩條路徑到達(dá)與門：一條直接到達(dá)，一條要經(jīng)過(guò)非門后到達(dá)。設(shè)邏輯門延遲時(shí)間均為tpd且信號(hào)允許突變，則由于非門延遲時(shí)間的影響，由圖知，信號(hào)X由低電平突變到高電平的瞬間要比X延遲1個(gè)tpd的時(shí)間才跳變，此時(shí)間差就會(huì)引起一次競(jìng)爭(zhēng)，因此變量X具有競(jìng)爭(zhēng)能力。競(jìng)爭(zhēng)的結(jié)果在這段時(shí)間內(nèi)產(chǎn)生了不該有的正向干擾脈沖，即發(fā)生了冒險(xiǎn)，因?yàn)楦蓴_脈沖是正向的，所以稱為1型冒險(xiǎn)。0型冒險(xiǎn)輸出:

同理，變量X也具有競(jìng)爭(zhēng)能力。由于非門延遲時(shí)間的影響，競(jìng)爭(zhēng)的結(jié)果使輸出端出現(xiàn)了一個(gè)不該有的負(fù)向干擾脈沖，如圖（b）所示，因?yàn)楦蓴_脈沖是負(fù)向的，所以稱為0型冒險(xiǎn)。2．競(jìng)爭(zhēng)冒險(xiǎn)的判斷（1）代數(shù)法。一般，具有競(jìng)爭(zhēng)能力的變量，若其表達(dá)式具有若表達(dá)的形式，則有可能產(chǎn)生0型冒險(xiǎn)。的形式，則有可能產(chǎn)生1型冒險(xiǎn)；式具有因此，對(duì)于組合邏輯電路，寫出函數(shù)表達(dá)式后，先找出具有競(jìng)爭(zhēng)能力的變量，然后求出其他邏輯變量的取值發(fā)生變化時(shí)的邏輯函數(shù)表達(dá)式，根據(jù)表達(dá)式中或的形式，來(lái)判別是否存在冒是否出現(xiàn)險(xiǎn)及冒險(xiǎn)的類別。例已知電路邏輯函數(shù)表達(dá)式為判斷此電路是否存在冒險(xiǎn)。解：變量B具有競(jìng)爭(zhēng)能力，將A、C的各種取值組合列出并求出對(duì)應(yīng)表達(dá)式如表所示。ACF000110B111由表知，當(dāng)A=C=0時(shí)，有該電路可能發(fā)生1型冒險(xiǎn)。

真值表（2）卡諾圖法。在邏輯函數(shù)的卡諾圖中，將函數(shù)表達(dá)式的每個(gè)積項(xiàng)（或和項(xiàng)）對(duì)應(yīng)于一個(gè)卡諾圈。凡在卡諾圖中存在兩個(gè)圈相切（相鄰而不相交）處，