EDA技術實用教程

EDA技術實用教程5.1基本設計流程

KX圖5-1選擇編輯文件的語言類型，鍵入源程序并存盤

5.1.1建立工作庫文件夾和編輯設計文件

EDA技術實用教程5.1基本設計流程

KX康芯科技圖5-2利用“NewPrejectWizard”創(chuàng)建工程cnt105.1.2創(chuàng)建工程

EDA技術實用教程5.1基本設計流程

KX康芯科技圖5-3將所有相關的文件都加入進此工程

5.1.2創(chuàng)建工程

EDA技術實用教程5.1基本設計流程

KX康芯科技圖5-4選擇目標器件EP2C5T144C85.1.2創(chuàng)建工程

EDA技術實用教程5.1基本設計流程

KX康芯科技圖5-5將Max+plusII工程轉換為QuartusII工程

5.1.2創(chuàng)建工程

EDA技術實用教程5.1基本設計流程

KX康芯科技圖5-6選擇目標器件EP2C5T144C85.1.3編譯前設置

EDA技術實用教程5.1基本設計流程

KX康芯科技圖5-7選擇配置器件的工作方式

5.1.3編譯前設置

EDA技術實用教程5.1基本設計流程

KX康芯科技圖5-8選擇配置器件和編程方式

5.1.3編譯前設置

EDA技術實用教程KX康芯科技圖5-9全程編譯后出現報錯信息

5.1.4全程編譯

EDA技術實用教程KX康芯科技圖5-10選擇編輯矢量波形文件

5.1.5時序仿真

5.1基本設計流程

EDA技術實用教程KX康芯科技圖5-11波形編輯器

5.1.5時序仿真

5.1基本設計流程

EDA技術實用教程KX康芯科技圖5-12設置仿真時間長度

5.1.5時序仿真

5.1基本設計流程

EDA技術實用教程KX康芯科技圖5-13vwf激勵波形文件存盤

5.1.5時序仿真

5.1基本設計流程

EDA技術實用教程KX康芯科技圖5-14向波形編輯器拖入信號節(jié)點

5.1.5時序仿真

EDA技術實用教程KX康芯科技圖5-15設置時鐘CLK的周期

5.1.5時序仿真

5.1基本設計流程

EDA技術實用教程KX康芯科技圖5-16選擇總線數據格式

5.1.5時序仿真

5.1基本設計流程

EDA技術實用教程KX康芯科技圖5-17設置好的激勵波形圖

5.1.5時序仿真

5.1基本設計流程

EDA技術實用教程KX康芯科技圖5-18選擇仿真控制

5.1.5時序仿真

5.1基本設計流程

EDA技術實用教程KX康芯科技圖5-19仿真波形輸出

5.1.5時序仿真

5.1基本設計流程

EDA技術實用教程KX康芯科技圖5-20選擇全時域顯示

5.1.5時序仿真

5.1基本設計流程

EDA技術實用教程KX康芯科技圖5-21cnt10工程的RTL電路圖

5.1.6應用RTL電路圖觀察器

EDA技術實用教程KX康芯科技圖5-22GW48實驗系統模式5實驗電路圖

5.2.1引腳鎖定

EDA技術實用教程KX康芯科技圖5-23AssignmentEditor編輯器

5.2.1引腳鎖定

5.2引腳設置和下載

EDA技術實用教程KX康芯科技圖5-24兩種引腳鎖定對話框

5.2.1引腳鎖定

5.2引腳設置和下載

EDA技術實用教程KX康芯科技圖5-25選擇編程下載文

5.2.2配置文件下載

5.2引腳設置和下載

EDA技術實用教程KX康芯科技圖5-26加入編程下載方式

5.2.2配置文件下載

5.2引腳設置和下載

EDA技術實用教程KX康芯科技圖5-27雙擊選中的編程方式名

5.2.2配置文件下載

5.2引腳設置和下載

EDA技術實用教程KX康芯科技圖5-28ByteBlasterII編程下載窗

5.2.2配置文件下載

5.2引腳設置和下載

EDA技術實用教程KX康芯科技圖5-29ByteBlaster

II接口AS模式編程窗口

5.2.3AS模式編程配置器件

5.2引腳設置和下載

EDA技術實用教程KX康芯科技圖5-30選擇目標器件EP2C5T1445.2.4JTAG間接模式編程配置器件

5.2引腳設置和下載

EDA技術實用教程KX康芯科技圖5-31選定SOF文件后，選擇文件壓縮

5.2.4JTAG間接模式編程配置器件

EDA技術實用教程KX康芯科技圖5-32用JTAG模式對配置器件EPCS1進行間接編程

5.2.4JTAG間接模式編程配置器件

5.2引腳設置和下載

EDA技術實用教程KX康芯科技圖5-33安裝USB驅動程序

5.2.5USBBlaster編程配置器件使用方法

EDA技術實用教程KX康芯科技圖5-34設置JTAG硬件功能

5.2.5USBBlaster編程配置器件使用方法

5.2引腳設置和下載

EDA技術實用教程KX康芯科技圖5-35在In-SystemMemoryContentEditor中使用USBBlaster5.2.5USBBlaster編程配置器件使用方法

5.2引腳設置和下載

EDA技術實用教程KX康芯科技圖5-36SignalTap

II編輯窗

1．打開SignalTap

II編輯窗5.3嵌入式邏輯分析儀使用方法

EDA技術實用教程KX康芯科技圖5-37SignalTapII編輯窗

2．調入待測信號5.3嵌入式邏輯分析儀使用方法

3．SignalTapII參數設置EDA技術實用教程KX康芯科技圖5-38設定SignalTap

II與工程一同綜合適配

4．文件存盤5.3嵌入式邏輯分析儀使用方法

EDA技術實用教程KX康芯科技圖5-39下載并準備啟動SignalTap

II5．編譯下載5.3嵌入式邏輯分析儀使用方法

6．啟動SignalTap

II進行采樣與分析EDA技術實用教程KX康芯科技圖5-40SignalTap

II采樣已被啟動

5.3嵌入式邏輯分析儀使用方法

6．啟動SignalTap

II進行采樣與分析EDA技術實用教程KX康芯科技圖5-41SignalTap

II數據窗設置后的信號波形

5.3嵌入式邏輯分析儀使用方法

7．SignalTapII的其他設置和控制方法EDA技術實用教程KX康芯科技5.4原理圖輸入設計方法

5.4.1設計流程1.為本項工程設計建立文件夾假設本項設計的文件夾取名為adder，路徑為：d:\adder。

EDA技術實用教程KX康芯科技圖5-42元件輸入對話框

5.4原理圖輸入設計方法

2.輸入設計項目和存盤EDA技術實用教程KX康芯科技圖5-43將所需元件全部調入原理圖編輯窗并連接好

5.4原理圖輸入設計方法

3.將設計項目設置成可調用的元件EDA技術實用教程KX康芯科技圖5-44連接好的全加器原理圖f_adder.bdf5.4原理圖輸入設計方法

4.設計全加器頂層文件EDA技術實用教程KX康芯科技圖工程設置窗

5.4原理圖輸入設計方法

5.將設計項目設置成工程和時序仿真EDA技術實用教程KX康芯科技圖5-46加入本工程所有文件

5.4原理圖輸入設計方法

5.將設計項目設置成工程和時序仿真EDA技術實用教程KX康芯科技圖5-47全加器工程f_adder的仿真波形

5.4原理圖輸入設計方法

5.將設計項目設置成工程和時序仿真EDA技術實用教程KX康芯科技5.4原理圖輸入設計方法

5.4.2應用宏模塊的原理圖設計1.計數器設計圖5-48含有時鐘使能的兩位十進制計數器

EDA技術實用教程KX康芯科技5.4原理圖輸入設計方法

5.4.2應用宏模塊的原理圖設計1.計數器設計圖5-49兩位十進制計數器工作波形

EDA技術實用教程KX康芯科技2.頻率計主結構電路設計圖5-50兩位十進制頻率計頂層設計原理圖文件

EDA技術實用教程KX康芯科技5.4原理圖輸入設計方法

5.4.2應用宏模塊的原理圖設計2.頻率計主結構電路設計圖5-51兩位十進制頻率計測頻仿真波形

EDA技術實用教程KX康芯科技3.時序控制電路設計圖5-52測頻時序控制電路

5.4原理圖輸入設計方法

EDA技術實用教程KX康芯科技5.4原理圖輸入設計方法

5.4.2應用宏模塊的原理圖設計3.時序控制電路設計圖5-53測頻時序控制電路工作波形

EDA技術實用教程KX康芯科技4.頂層電路設計圖5-54頻率計頂層電路原理圖

EDA技術實用教程KX康芯科技5.4原理圖輸入設計方法

5.4.2應用宏模塊的原理圖設計4.頂層電路設計圖5-55頻率計工作時序波形

EDA技術實用教程習題KX康芯科技5-1.歸納利用QuartusII進行VHDL文本輸入設計的流程：從文件輸入一直到SignalTapII測試。5-2.由圖5-40、5-41，詳細說明工程設計cnt10的硬件工作情況。5-3.如何為設計中的SignalTapII加入獨立采用時鐘？試給出完整的程序和對它的實測結果。EDA技術實用教程習題KX康芯科技5-4.參考Quartus

II的Help，詳細說明Assignments菜單中Settings對話框的功能。（1）說明其中的TimingRequirements&Qptions的功能、使用方法和檢測途徑。（2）說明其中的CompilationProcess的功能和使用方法。（3）說明Analysis&SynthesisSetting的功能和使用方法，以及其中的SynthesisNetlistOptimization的功能和使用方法。（4）說明FitterSettings中的DesignAssistant和Simulator功能，舉例說明它們的使用方法。

EDA技術實用教程習題KX康芯科技5-5.概述Assignments菜單中AssignmentEditor的功能，舉例說明。5-6.用74148和與非門實現8421BCD優(yōu)先編碼器，用3片74139組成一個5-24線譯碼器。5-7.用74283加法器和邏輯門設計實現一位8421BCD碼加法器電路，輸入輸出均是BCD碼，CI為低位的進位信號，CO為高位的進位信號，輸入為兩個1位十進制數A，輸出用S表示。5-8.設計一個7人表決電路，參加表決者7人，同意為1，不同意為0，同意者過半則表決通過，綠指示燈亮；表決不通過則紅指示燈亮。

5-9.設計一個周期性產生二進制序列的序列發(fā)生器，用移位寄存器或用同步時序電路實現，并用時序仿真器驗證其功能。

EDA技術實用教程習題KX康芯科技5-10.用D觸發(fā)器構成按循環(huán)碼(000->001->011->111->101->100->000)規(guī)律工作的六進制同步計數器。5-11.應用4位全加器和74374構成4位二進制加法計數器。5-12.用74194、74273、D觸發(fā)器等器件組成8位串入并出的轉換電路，要求在轉換過程中數據不變，只有當8位一組數據全部轉換結束后，輸出才變化一次。如果使用74299、74373、D觸發(fā)器和非門來完成上述功能，應該有怎樣的電路？5-13.用一片74163和兩片74138構成一個具有12路脈沖輸出的數據分配器。要求在原理圖上標明第1路到第12路輸出的位置。若改用一片74195代替以上的74163，試完成同樣的設計。EDA技術實用教程習題KX康芯科技5-14.用同步時序電路對串行二進制輸入進行奇偶校驗，每檢測5位輸入，輸出一個結果。當5位輸入中1的數目為奇數時，在最后一位的時刻輸出1。5-15.用7490設計模為872的計數器，且輸出的個位、十位、百位都應符合8421碼權重。5-16.用74161設計一個97分頻電路，用置0和置數兩種方法實現。5-17.某通信接收機的同步信號為巴克碼。設計一個檢測器，其輸入為串行碼x，輸出為檢測結果y，當檢測到巴克碼時，輸出1。

EDA技術實用教程實驗與設計KX康芯科技5-1.組合電路的設計(1)實驗目的：熟悉QuartusⅡ的VHDL文本設計流程全過程，學習簡單組合電路的設計、多層次電路設計、仿真和硬件測試。(2)實驗內容1：首先利用QuartusⅡ完成2選1多路選擇器（例4-3）的文本編輯輸入(mux21a.vhd)和仿真測試等步驟，給出圖4-3所示的仿真波形。最后在實驗系統上進行硬件測試，驗證本項設計的功能。(3)實驗內容2：將此多路選擇器看成是一個元件mux21a，利用元件例化語句描述圖4-18，并將此文件放在同一目錄中。以下是部分參考程序：EDA技術實用教程實驗與設計KX康芯科技...COMPONENTMUX21APORT(a，b，s:INSTD_LOGIC;y:OUTSTD_LOGIC);ENDCOMPONENT；...u1:MUX21APORTMAP(a=>a2，b=>a3，s=>s0，y=>tmp);u2:MUX21APORTMAP(a=>a1，b=>tmp，s=>s1，y=>outy);ENDARCHITECTUREBHV;按照本章給出的步驟對上例分別進行編譯、綜合、仿真。并對其仿真波形作出分析說明。

EDA技術實用教程實驗與設計KX康芯科技(4)實驗內容3：引腳鎖定以及硬件下載測試。建議選實驗電路模式5（附錄圖8），用鍵1(PIO0)控制s0；用鍵2(PIO1)控制s1；a3、a2和a1分別接clock5、clock0和clock2；輸出信號outy仍接揚聲器spker。通過短路帽選擇clock0接256Hz信號，clock5接1024Hz，clock2接8Hz信號。最后進行編譯、下載和硬件測試實驗（通過選擇鍵1、鍵2，控制s0、s1，可使揚聲器輸出不同音調）。(5)實驗報告：根據以上的實驗內容寫出實驗報告，包括程序設計、軟件編譯、仿真分析、硬件測試和詳細實驗過程；給出程序分析報告、仿真波形圖及其分析報告。EDA技術實用教程實驗與設計KX康芯科技(6)附加內容：根據本實驗以上提出的各項實驗內容和實驗要求，設計1位全加器。首先用QuartusⅡ完成節(jié)給出的全加器的設計，包括仿真和硬件測試。實驗要求分別仿真測試底層硬件或門和半加器，最后完成頂層文件全加器的設計和測試，給出設計原程序，程序分析報告、仿真波形圖及其分析報告。(7)實驗習題：以1位二進制全加器為基本元件，用例化語句寫出8位并行二進制全加器的頂層文件，并討論此加法器的電路特性。

EDA技術實用教程實驗與設計KX康芯科技5-2.時序電路的設計(1)實驗目的：熟悉QuartusⅡ的VHDL文本設計過程，學習簡單時序電路的設計、仿真和測試。(2)實驗內容1：根據實驗5-1的步驟和要求，設計觸發(fā)器(使用例4-6)，給出程序設計、軟件編譯、仿真分析、硬件測試及詳細實驗過程。(3)實驗內容2：設計鎖存器(使用例4-14)，同樣給出程序設計、軟件編譯、仿真分析、硬件測試及詳細實驗過程。(4)實驗內容3：只用一個1位二進制全加器為基本元件和一些輔助的時序電路，設計一個8位串行二進制全加器，要求：1、能在8-9個時鐘脈沖后完成8位二進制數（加數被加數的輸入方式為并行）的加法運算，電路須考慮進位輸入Cin和進位輸出Cout；EDA技術實用教程實驗與設計KX康芯科技2、給出此電路的時序波形，討論其功能，并就工作速度與并行加法器進行比較；3、在FPGA中進行實測。對于GW48EDA實驗系統，建議選擇電路模式1（附錄圖3），鍵2，鍵1輸入8位加數；鍵4，鍵3輸入8位被加數；鍵8作為手動單步時鐘輸入；鍵7控制進位輸入Cin；鍵9控制清0；數碼6和數碼5顯示相加和；發(fā)光管D1顯示溢出進位Cout。4、鍵8作為相加起始控制，同時兼任清0；工作時鐘由clock0自動給出，每當鍵8發(fā)出一次開始相加命令，電路即自動相加，結束后停止工作，并顯示相加結果。就外部端口而言，與純組合電路8位并行加法器相比，此串行加法器僅多出一個加法起始/清0控制輸入和工作時鐘輸入端。提示：此加法器有并/串和串/并移位寄存器各一。(5)實驗報告：分析比較實驗內容1和2的仿真和實測結果，說明這兩種電路的異同點。

EDA技術實用教程實驗與設計KX康芯科技5-3.設計含異步清0和同步時鐘使能的加法計數器(1)實驗目的：學習計數器的設計、仿真和硬件測試，進一步熟悉VHDL設計技術。(2)實驗原理：實驗程序為例4-22，實驗原理參考節(jié)，設計流程參考本章。(3)實驗內容1：在QuartusⅡ上對例4-22進行編輯、編譯、綜合、適配、仿真。說明例中各語句的作用，詳細描述示例的功能特點，給出其所有信號的時序仿真波形。(4)實驗內容2