維修電工技師電子技術-數(shù)字鐘

有校時功能的數(shù)字鐘一、基本要求1、有“時”“分”的十進數(shù)位顯示，“秒”信號驅動LED亮，暗。1整理課件2、24小時爲一周期

計數(shù)器74LS160解碼器74LS49

3、有校時電路

(預置數(shù)功能)

作用：數(shù)字時鐘的走時與標準時間一致。

方法：採用開關控制4、定時間起鬧

3～5S

5、採用TTL電路(74LS系例)74LS系例工作速度快,功耗低。2整理課件二、方框圖3整理課件4整理課件74LS90—集成異步二、五、十進加法計數(shù)器一、管腳排列5整理課件

：五進計數(shù)器的時鐘輸入端Ro(1)和Ro(2)：異步復位端僅當Ro(1)×Ro(2)＝“1”時復位

Ro(1)×Ro(2)＝“0”時計數(shù)NC：空腳S9(1)和S9(2)：異步置9端僅當S9(1)×S9(2)＝“1”時置10016整理課件

僅當S9(1)×S9(2)＝“0”時計數(shù)CPA：二進計數(shù)器的時鐘輸入端下降沿有效。QA：二進計數(shù)器的輸出端。QD；QB；QC：五進計數(shù)器的輸出端。GND：接地。7整理課件二、功能表輸入輸出復位輸入置位輸入RO(1)RO(2)S9(1)S9(2)CPACPBQDQCQBQA110×××000011×00000××111001CP0二進計數(shù)0CP五進計數(shù)CPQA8421十進QDCP5421十進8整理課件Ro(1)×Ro(2)＝S9(1)S9(2)＝0在加法計數(shù)時,S9(1).S9(2)端最少應有一端接地。Ro(1).Ro(2)端必須有一端接地。9整理課件三、74LS90邏輯電路圖10整理課件內部結構:四個主從JK觸發(fā)器+門電路組成,整個計數(shù)器由二部分組成:第一部分是一位二進制計數(shù)器11整理課件第二部分是五進制計數(shù)器12整理課件13整理課件14整理課件15整理課件16整理課件17整理課件18整理課件十進制計數(shù)器8421碼將QA與CPB聯(lián)接,輸出高低位順序為QD；QC；QB；QA19整理課件20整理課件21整理課件22整理課件2、5421碼將QD與CPA聯(lián)接,輸出高低位順序為QA；QD；QC；QB23整理課件24整理課件標準時間源標準時間源產生的秒脈沖是計時的基準信號，要求有高的穩(wěn)定度，為保證數(shù)字鐘的計時精度，一般選用石英晶體振蕩器電路。石英晶體振蕩器的特點是振蕩頻率準確、電路結構簡單、頻率容易調整。常取石英晶體的振蕩頻率為32768Kz，經15級2分頻電路后，輸出端正好可得到1Hz的標準脈沖。25整理課件26整理課件如果精度要求不高可以采用集成電路定時器555與RC組成的多諧振蕩器。

27整理課件28整理課件標準時間源

本案例標準時間源電路的組成分三部分：1、

交流市電降壓。2、

密特整形電路。

3、采用74LS90經二級分頻得到秒信號。

29整理課件30整理課件二級分頻

31整理課件74LS160

中規(guī)模集成同步十進制加法計數(shù)器一、管腳排列32整理課件33整理課件34整理課件35整理課件二功能表清零置數(shù)使能時鐘輸出功能CRPE

EPETCPQ3Q2Q1Q001×0×××××0000D3D2D1D0異步清零同步置數(shù)1111

加計數(shù)同步計數(shù)11110××0××

保持包括

CO=036整理課件保持:37整理課件三、應用1、60進制的秒計數(shù)器38整理課件CO=Q3Q0.ET當Q3Q2Q1Q0=1001時,CO=1即計數(shù)到9之前,CO一直為低電平,而計數(shù)到9時,CO跳變?yōu)楦唠娖?若CO直接接CP,則在個位計數(shù)到9就進行了進位∴加非門,變?yōu)閭€位的計數(shù)從9變0時,十位計入一個“1”。39整理課件2、24進制的計數(shù)器40整理課件譯碼、顯示電路譯碼器由4片74LS49組成，每1片74LS49驅動1只數(shù)碼管，顯示時和分。74LS49為集電極開路輸出的BCD七段譯碼器、驅動器，輸出端（a～g）為高電平有效，可驅動燈緩沖器或共陰極的LED數(shù)碼管。41整理課件74LS49的引腳和邏輯符號如圖所示，42整理課件當為低電平時，不管其它輸入端狀態(tài)如何，a～g均為低電平。當要求輸出0～15時，消隱輸入端（)應為高電平或開路。a～g7段輸出與數(shù)碼管顯示字符的關系如下圖所示。

43整理課件44整理課件數(shù)字鬧鐘的時、分快速校驗電路

(一)構思校時功能是數(shù)字鐘必備的基本功能，為電路簡單，本例中只進行時和分的校時。將秒分時三個計數(shù)器的串行計數(shù)方,為并行校時計數(shù)方法式,即將秒信號并行送到分時兩個計數(shù)器,使分時計數(shù)器快速計數(shù)到需要的數(shù)值,再恢復到串行計數(shù)方法式。45整理課件(二)方法設置二個控制開關S5校---校分

S6校---校時設置S5或S6低電平-----計時高電平-----校時46整理課件47整理課件(三)實施1.將秒計數(shù)器(個位)74LS160芯片的P與T分開2.分和時計數(shù)器(個位)74LS160芯片的CP端與G2,G4分開48整理課件1.當S5和S6都接到計時時,并行輸入的秒脈沖信號斷開,進行串行計數(shù).49整理課件當S5接到校時或S6接到校時時,秒計數(shù)保持,停止計數(shù),此時時或分計數(shù)器的CP脈沖是秒信號,進行快速計數(shù),達到校時的目的。50整理課件起鬧電路

數(shù)字鬧鐘的起鬧電路，可由3個分組成。它包括起鬧控制電路、起鬧定時電路起鬧可控振蕩器。

51整理課件（1）起鬧控制電路起鬧控制電路要在時、分規(guī)定的時間起鬧，主要是設置譯碼電路翻譯出所需的起鬧時間。譯碼器的地址輸入是時、分計數(shù)器的有關狀態(tài)輸出，而譯碼器的輸出經開關S1、S2、S3、S4可選擇時和分。當鬧鐘的實際計時時間符合所選擇的起鬧時間時．產生-個起鬧控制信號（高電平）。起鬧控制電路原理見下圖

52整理課件53整理課件54整理課件起鬧控制電路中的譯碼器根據(jù)時、分計數(shù)器個位和十位的計數(shù)范圍不同，分別選用不同的譯碼電路。時、分計數(shù)器的十位計數(shù)范圍分別是0～2或0～5，因此可選用3-8譯碼器74LS138；而時、分計數(shù)器的個位都是十進制，要選用4-16譯碼器或BCD-十進制譯碼器，本實例中選用的是BCD-十進制譯碼器74LS42。74LS42的引腳接線圖和功能表如下圖所示。74LS138的引腳接線圖和功能表如下圖所示。55整理課件74LS421)管腳排列圖56整理課件2)57整理課件58整理課件3-8譯碼器74LS13859整理課件60整理課件邏輯符號61整理課件（2）起鬧定時電路起鬧定時電路根據(jù)每次起鬧時間在3～5s范圍內可調這一要求，選用中規(guī)模集成電路的單穩(wěn)態(tài)電路SN74121來實現(xiàn)。其定時時間的長短可由元件參數(shù)的改變來實現(xiàn)。62整理課件SN74121為具有施密特觸發(fā)器輸入的單穩(wěn)態(tài)觸發(fā)器，可由正跳變觸發(fā)，也可由負跳變觸發(fā)。其正觸發(fā)輸入端（TR+)采用了施密特觸發(fā)器，因此，有較高的抗擾度。又由于內部有鎖存電路，故對電源Vcc也有較高的抗擾度。SN74121的引腳圖、功能表如圖29-17所示，引出端符號說明如表29-4所示。63整理課件SN74121的引腳圖64整理課件65整理課件66整理課件Q正脈沖輸出端負脈沖輸出端TR+正觸發(fā)輸入端TR-(A),TR-(B)負觸發(fā)輸入端Rext/Cext外接電阻/電容端Rint內電阻端Cext外接電容端（正）NC空端67整理課件起鬧