PCI局部總線介紹

PCI局部總線介紹1.基本介紹1.1概述

90年代，隨著圖形處理技術(shù)和多媒體技術(shù)的廣泛應(yīng)用，在以Windows為代表的圖形用戶(hù)接口(GUI)進(jìn)入PC機(jī)之后，要求有高速的圖形描繪能力和I/O處理能力。這不僅要求圖形適配卡要改善其性能，也對(duì)總線的速度提出了挑戰(zhàn)。實(shí)際上當(dāng)時(shí)外設(shè)的速度已有了很大的提高，如硬磁盤(pán)與控制器之間的數(shù)據(jù)傳輸率已達(dá)10MB/s以上，圖形控制器和顯示器之間的數(shù)據(jù)傳輸率也達(dá)到69MB/s。通常認(rèn)為I/O總線的速度應(yīng)為外設(shè)速度的3-5倍。因此原有的ISA、EISA已遠(yuǎn)遠(yuǎn)不能適應(yīng)要求，而成為整個(gè)系統(tǒng)的主要瓶頸。因此對(duì)總線提出了更高的性能要求，從而促使了總線技術(shù)進(jìn)一步發(fā)展。

1991年下半年，Intel公司首先提出了PCI的概念，并聯(lián)合IBM、Compaq、AST、HP、DEC等100多家公司成立了PCI集團(tuán)，其英文全稱(chēng)為：PeripheralComponentInterconnect

Special

Interest

Group(外圍部件互連專(zhuān)業(yè)組)，簡(jiǎn)稱(chēng)PCISIG。PCI是一種先進(jìn)的局部總線，已成為局部總線的新標(biāo)準(zhǔn)。1.2PCI局部總線的主要性能和特點(diǎn)PCI總線是一種不依附于某個(gè)具體處理器的局部總線。從結(jié)構(gòu)上看，PCI是在CPU和原來(lái)的系統(tǒng)總線之間插入的一級(jí)總線，具體由一個(gè)橋接電路實(shí)現(xiàn)對(duì)這一層的管理，并實(shí)現(xiàn)上下之間的接口以協(xié)調(diào)數(shù)據(jù)的傳送。管理器提供了信號(hào)緩沖，使之能支持10種外設(shè)，并能在高時(shí)鐘頻率下保持高性能。PCI總線也支持總線主控技術(shù)，允許智能設(shè)備在需要時(shí)取得總線控制權(quán)，以加速數(shù)據(jù)傳送。

·支持10臺(tái)外設(shè)

·總線時(shí)鐘頻率33.3MHz

·最大數(shù)據(jù)傳輸速率133MB/s

-264MB/s

·時(shí)鐘同步方式

·與CPU及時(shí)鐘頻率無(wú)關(guān)

·總線寬度

32位并可擴(kuò)展到64位

·能自動(dòng)識(shí)別外設(shè)

·特別適合與Intel的CPU協(xié)同工作

1.2.1PCI總線的主要性能

1.2.2PCI總線的特點(diǎn)·具有與處理器和存儲(chǔ)器子系統(tǒng)完全并行操作的能力

·具有隱含的中央仲裁系統(tǒng)

·采用多路復(fù)用方式（地址線和數(shù)據(jù)線）減少了引腳數(shù)

·支持64位尋址

·完全的多總線主控能力

·提供地址和數(shù)據(jù)的奇偶校驗(yàn)

·可以轉(zhuǎn)換5V和3.3V的信號(hào)環(huán)境

2.PCI總線信號(hào)定義在一個(gè)PCI系統(tǒng)中，如果某一個(gè)設(shè)備取得了總線控制權(quán)，就稱(chēng)其為“主設(shè)備”；而被主設(shè)備選中以進(jìn)行通信的設(shè)備稱(chēng)為“從設(shè)備”或者“目標(biāo)節(jié)點(diǎn)”。必要引腳：主設(shè)備至少需要49條信號(hào)線。

目標(biāo)設(shè)備至少需要47條信號(hào)線。利用這些信號(hào)就可以處理數(shù)據(jù)，地址，實(shí)現(xiàn)接口控制，仲裁及系統(tǒng)功能。PCI局部總線信號(hào)定義

64位總線擴(kuò)展信號(hào)接口信號(hào)中斷信號(hào)邊界掃描信號(hào)地址/數(shù)據(jù)線接口控制信號(hào)錯(cuò)誤報(bào)告信號(hào)仲裁信號(hào)系統(tǒng)信號(hào)2.1PCI局部總線的主要功能模塊2.2系統(tǒng)信號(hào)定義PCICLK:系統(tǒng)時(shí)鐘信號(hào)：對(duì)于所有的PCI設(shè)備都是輸入信號(hào)。其頻率為33MHz，這一頻率也稱(chēng)為PCI的工作頻率。對(duì)于PCI的信號(hào)，除RST#,INTA#,INTB#,INTC#INTD#之外，其余信號(hào)都在CLK的上升沿有效。PCIRST#（PCIReset）:復(fù)位信號(hào)。用來(lái)使PCI專(zhuān)用的特性寄存器，配置寄存器，定序器，主設(shè)備，目標(biāo)設(shè)備及輸出驅(qū)動(dòng)器恢復(fù)為規(guī)定的初始狀態(tài)。每當(dāng)復(fù)位時(shí)，PCI的全部輸出信號(hào)一般都應(yīng)驅(qū)動(dòng)到第三態(tài)。SERR#（Systemerror）信號(hào)為高阻態(tài)，REQ#(PCIrequest)和GNT#（PCIgrants）必須同時(shí)驅(qū)動(dòng)到第三態(tài)，不能在復(fù)位期間為高或低。2.3地址和數(shù)據(jù)信號(hào)AD[31::0]T/S:地址，數(shù)據(jù)多路復(fù)用的輸入/輸出信號(hào)。一個(gè)總線交易由一個(gè)地址期和一個(gè)或多個(gè)數(shù)據(jù)期構(gòu)成。在FRAME#有效時(shí)，是地址期（Duringtheaddressphase,AD[31::00]containaphysicaladdress(32bits).ForI/O,thisisabyteaddress;forconfigurationandmemory,itisaDWORDaddress.）；在IRDY#和TRDY#同時(shí)有效時(shí)，是數(shù)據(jù)期。一個(gè)PCI總線的傳輸包含了一個(gè)地址信號(hào)期和接著的一個(gè)或者n個(gè)數(shù)據(jù)期。PCI局部總線支持突發(fā)方式的讀寫(xiě)功能。在FRAME#有效的第一個(gè)時(shí)鐘周期是地址期，該周期中AD[31::0]線上含有一個(gè)32位的物理地址。在數(shù)據(jù)期，AD[7::0]為最低字節(jié)，AD[31::24]為最高字節(jié)。當(dāng)IRDY#有效時(shí)，表示寫(xiě)數(shù)據(jù)穩(wěn)定有效；而當(dāng)TRDY#有效時(shí)，表示讀數(shù)據(jù)穩(wěn)定有效。在數(shù)據(jù)傳輸期間，IRDY#和TRDY#應(yīng)同時(shí)有效。C/BE[3::0]#（BusCommandandByteEnables）T/S:總線命令和字節(jié)使能多路復(fù)用信號(hào)線。在地址期中，這四條線上傳輸?shù)氖强偩€命令；在數(shù)據(jù)期內(nèi)，它們傳輸?shù)氖亲止?jié)使能信號(hào)，并在整個(gè)數(shù)據(jù)期有效，用來(lái)確定AD[31::0]#線上哪些字節(jié)為有效數(shù)據(jù)。FRAME#（CycleFrame）S/T/S:幀周期信號(hào)。由當(dāng)前主設(shè)備驅(qū)動(dòng)，表示當(dāng)前主設(shè)備一次訪問(wèn)的開(kāi)始和持續(xù)時(shí)間。FRAME#的有效預(yù)示著總線傳輸?shù)拈_(kāi)始，在FRAME#存在期間，意味著數(shù)據(jù)傳輸?shù)睦^續(xù)進(jìn)行。FRAME#失效后，是傳輸?shù)淖詈笠粋€(gè)數(shù)據(jù)期。IRDY#（InitiatorReady）S/T/S:主設(shè)備準(zhǔn)備好信號(hào)。由當(dāng)前主設(shè)備驅(qū)動(dòng)，該信號(hào)有效表明發(fā)起本次傳輸?shù)脑O(shè)備能夠完成一個(gè)數(shù)據(jù)期。他要與TRDY#配合使用，二者同時(shí)有效，數(shù)據(jù)方能完成傳輸。在讀周期，該信號(hào)有效，表示主設(shè)備已做好接收數(shù)據(jù)的準(zhǔn)備（Duringaread,itindicatestheICHispreparedtolatchdata.）。在寫(xiě)周期，該信號(hào)有效，表示有數(shù)據(jù)已提交到AD[31::0]線上（Duringawrite,IRDY#indicatestheICHhasvaliddatapresentonAD[31:0].）。如果IRDY#和TRDY#有一個(gè)無(wú)效，將插入等待周期。TRDY#（TargetReady）S/T/S:目標(biāo)設(shè)備準(zhǔn)備好信號(hào)。由當(dāng)前被尋址的目標(biāo)驅(qū)動(dòng)，該信號(hào)有效表示目標(biāo)設(shè)備已做好完成當(dāng)前數(shù)據(jù)傳輸?shù)臏?zhǔn)備工作，也就是說(shuō)，可以進(jìn)行相應(yīng)的數(shù)據(jù)傳輸。同樣該信號(hào)要與IRTY#配合使用，二者同時(shí)有效，數(shù)據(jù)才能完成傳輸。在寫(xiě)周期，該信號(hào)有效時(shí)，表示目標(biāo)設(shè)備已做好接收數(shù)據(jù)的準(zhǔn)備(Duringawrite,TRDY#indicatesthattheICH,asaTarget,ispreparedtolatchdata.)；在讀周期內(nèi)，該信號(hào)有效時(shí)，表示有效數(shù)據(jù)已提交到AD[31::0]線上(Duringaread,TRDY#indicatesthattheICH,asaTarget,hasplacedvaliddataonAD[31:0])。同理，IRDY#和TRDY#任何一個(gè)無(wú)效時(shí)都為等待周期。STOP#S/T/S：停止數(shù)據(jù)傳送信號(hào)（STOP#indicatesthattheICH,asaTarget,isrequestingtheInitiatortostopthecurrenttransaction.STOP#causestheICH,asanInitiator,tostopthecurrenttransaction.）。當(dāng)該信號(hào)有效時(shí)，表示目標(biāo)設(shè)備要求主設(shè)備終止當(dāng)前的數(shù)據(jù)傳送。很顯然，該信號(hào)應(yīng)由目標(biāo)設(shè)備驅(qū)動(dòng)。鎖定信號(hào)。當(dāng)該信號(hào)有效時(shí)，表示驅(qū)動(dòng)它的設(shè)備所進(jìn)行的操作需要多次傳輸才能完成，也就是說(shuō)，對(duì)此設(shè)備的操作是排它性的。而此時(shí)，對(duì)于未被鎖定的橋，其非互斥訪問(wèn)仍然可以進(jìn)行。LOCK#信號(hào)的控制是由PCI局部總線上發(fā)起數(shù)據(jù)傳輸?shù)脑O(shè)備。LOCK#信號(hào)的控制是由它自己的協(xié)議并GNT#信號(hào)來(lái)完成的。鎖定交易只能由主橋、PCI-PCI橋和擴(kuò)展總線橋發(fā)起。2.4仲裁信號(hào)REQ#T/S:（PCIRequest）總線占用請(qǐng)求信號(hào)。該信號(hào)一旦有效即表明驅(qū)動(dòng)它的設(shè)備向仲裁器要求使用總線。它是一個(gè)點(diǎn)到點(diǎn)的信號(hào)線，任何主設(shè)備都有其REQ#信號(hào)。當(dāng)RST#有效時(shí)，REQ#必須為三態(tài)。GNT#T/S:(PCIGrants)總線占用允許信號(hào)。用來(lái)向申請(qǐng)占用總線的設(shè)備表示其請(qǐng)求已獲得批準(zhǔn)。這也是一個(gè)點(diǎn)到點(diǎn)的信號(hào)線，任何主設(shè)備都應(yīng)有自己的GNT#信號(hào)。當(dāng)RST#有效時(shí)，必須忽略GNT#.每一個(gè)PCI主設(shè)備都有一對(duì)仲裁線直接連接到PCI仲裁器上。當(dāng)一個(gè)主設(shè)備請(qǐng)求使用PCI局部總線時(shí)，它會(huì)使連接到仲裁器上的REQ#有效，當(dāng)仲裁器決定正在請(qǐng)求的主設(shè)備應(yīng)該授權(quán)控制PCI局部總線時(shí)，它會(huì)使連接到正在請(qǐng)求的主設(shè)備的GNT#有效。在PCI環(huán)境中，總線仲裁器在同時(shí)有另一個(gè)主設(shè)備仍控制總線時(shí)起作用，這稱(chēng)為“隱式”仲裁。當(dāng)主設(shè)備接受來(lái)自總線仲裁器的授權(quán)時(shí)，它必須在啟動(dòng)本身的傳送前等待當(dāng)前的主設(shè)備完成其傳送，直到采樣到FRAME#和IRDY#均無(wú)效時(shí)，它才能真正認(rèn)為自己取得了對(duì)PCI局部總線的擁有權(quán)。2.5錯(cuò)誤報(bào)告信號(hào)為使數(shù)據(jù)傳輸可靠、完整，PCI局部總線標(biāo)準(zhǔn)要求，所有掛于其上的設(shè)備都應(yīng)具有錯(cuò)誤報(bào)告線。PERR#S/T/S:(ParityError)數(shù)據(jù)奇偶校驗(yàn)錯(cuò)誤報(bào)告信號(hào)。該信號(hào)只報(bào)告除特殊周期之外的所有PCI交易期間的數(shù)據(jù)奇偶錯(cuò)誤。TheminimumdurationofPERR#isoneclockforeachdataphasethatadataparityerrorisdetected.(Ifsequentialdataphaseseachhaveadataparityerror,thePERR#signalwillbeassertedformorethanasingleclock.)。一個(gè)設(shè)備只有在響應(yīng)設(shè)備選擇信號(hào)(DEVSEL#)和完成數(shù)據(jù)期之后，才能報(bào)告一個(gè)PERR#。奇偶校驗(yàn)信息的產(chǎn)生對(duì)于在AD總線上驅(qū)動(dòng)地址和數(shù)據(jù)信息的所有PCI設(shè)備都是強(qiáng)制性的，因?yàn)轵?qū)動(dòng)AD總線的設(shè)備必須假定接收數(shù)據(jù)和奇偶校驗(yàn)的設(shè)備將檢查奇偶校驗(yàn)的合理性，如果接收到錯(cuò)誤的奇偶校驗(yàn)，要么對(duì)錯(cuò)誤進(jìn)行標(biāo)記，要么使設(shè)備缺省。檢測(cè)和報(bào)告奇偶校驗(yàn)錯(cuò)誤是PCI設(shè)備的通常要求，PCI規(guī)范規(guī)定，在某些情況下，設(shè)計(jì)者可以選擇忽略奇偶校驗(yàn)錯(cuò)誤。例如，在圖形幀緩沖區(qū)，設(shè)計(jì)者可以選擇不確認(rèn)主設(shè)備顯示存儲(chǔ)器數(shù)據(jù)的正確性，當(dāng)損壞的數(shù)據(jù)被接收和寫(xiě)進(jìn)幀緩沖區(qū)時(shí)，產(chǎn)生的效果僅是一個(gè)或多個(gè)損壞的圖形像素顯示在屏幕上，盡管這可能經(jīng)用戶(hù)留下不好的影響，但它并沒(méi)有損壞程序或與程序有關(guān)的數(shù)據(jù)結(jié)構(gòu)。所有的插入式PCI插卡都要求PERR#引腳。數(shù)據(jù)有機(jī)體PERR#可由PCI設(shè)備在以下環(huán)境中傳送：(1)在寫(xiě)數(shù)據(jù)期的過(guò)程中，PCI目標(biāo)檢測(cè)到數(shù)據(jù)有奇偶校驗(yàn)錯(cuò)誤時(shí)，必須在它的PCI配置狀態(tài)寄存器中設(shè)置奇偶校驗(yàn)錯(cuò)誤位，并PERR#有效，然后它可繼續(xù)交易，或者STOP#信號(hào)有效提前終止交易。在一個(gè)突發(fā)寫(xiě)交易中，主設(shè)備負(fù)責(zé)監(jiān)視PERR#信號(hào)，保證每一個(gè)數(shù)據(jù)在寫(xiě)進(jìn)目標(biāo)一瞬間不會(huì)損壞。(2)在讀數(shù)據(jù)期的過(guò)程中，PCI主設(shè)備檢測(cè)到數(shù)據(jù)奇偶校驗(yàn)錯(cuò)誤時(shí)，必須在它的PCI配置狀態(tài)寄存器中設(shè)置奇偶校驗(yàn)錯(cuò)誤位，并使PERR#有效。為了確保正確的奇偶對(duì)執(zhí)行奇偶校驗(yàn)檢查的任何PCI設(shè)備都可用，所有PCI配置必須在AD[31::0]、C/BE[3::0]#和PAR上為地址和數(shù)據(jù)產(chǎn)生奇偶校驗(yàn)。PERR#在目標(biāo)設(shè)備上作為輸出，而在主設(shè)備上作為輸入和輸出。一個(gè)交易的主設(shè)備負(fù)責(zé)給軟件報(bào)告數(shù)據(jù)奇偶校驗(yàn)錯(cuò)誤時(shí)，為此，它必須在寫(xiě)數(shù)據(jù)期監(jiān)視PERR#信號(hào)，以確定目標(biāo)設(shè)備是否已檢測(cè)到奇偶校驗(yàn)錯(cuò)誤。當(dāng)檢測(cè)到奇偶校驗(yàn)錯(cuò)誤時(shí)，主設(shè)備采取的行動(dòng)是根據(jù)設(shè)計(jì)而定義的，它可以與目標(biāo)重試，也可以選擇終止交易，或者生成一個(gè)中斷以請(qǐng)求設(shè)備的中斷處理。SERR#O/D:(SystemError)系統(tǒng)錯(cuò)誤報(bào)告信號(hào)。該信號(hào)的作用是報(bào)告地址奇偶錯(cuò)誤、特殊周期命令的數(shù)據(jù)奇偶錯(cuò)誤以及其它可能引起災(zāi)難性后果的系統(tǒng)錯(cuò)誤。一個(gè)設(shè)備可在SERR#有效的任何時(shí)間向操作系統(tǒng)報(bào)告錯(cuò)誤。在所有的插入式PCI卡上都要求SERR#實(shí)現(xiàn)地址奇偶校驗(yàn)，核查或報(bào)告使用SERR#的其它重要錯(cuò)誤，這個(gè)信號(hào)因?yàn)閳?bào)告嚴(yán)重錯(cuò)誤而被稱(chēng)為“最后的求助”，非嚴(yán)重的或可糾正的錯(cuò)誤應(yīng)采取其它方式提示。在一臺(tái)PC兼容機(jī)中，SERR#通常會(huì)給系統(tǒng)處理器引起一個(gè)NMI中斷；在POWERPC中，SERR#通常會(huì)引起機(jī)器核查中斷。3.PCI局部總線的操作3.1總線命令總線命令是規(guī)定主，從設(shè)備之間的傳輸類(lèi)型的，它出現(xiàn)于地址期的C/BE[3::0]#線上。這里的主設(shè)備是指通過(guò)仲裁而獲得總線權(quán)的設(shè)備；目標(biāo)設(shè)備是指在C/BE[3::0]#上出現(xiàn)命令同時(shí)，被AD[31::0]線上的地址所選中的設(shè)備的。3.2總線命令編碼

當(dāng)一個(gè)主設(shè)備獲得PCI局部總線的擁有權(quán)時(shí)，它可以啟動(dòng)其中的任何一種交易類(lèi)型。在一個(gè)交易的地址期，命令/字節(jié)是能總線C/BE[3::0]#用于交易命令和類(lèi)型。下面給出了總線命令的編碼及類(lèi)型說(shuō)明。其中，命令編碼中的‘1’表示高電平，‘0’表示低點(diǎn)平。字節(jié)使能為低電平有效。C/BE[3::0]#命令類(lèi)型說(shuō)明:0000中斷應(yīng)答（終端識(shí)別）;0001特殊周期;0010I/O讀（從I/O口地址中讀數(shù)據(jù)）;0011I/O寫(xiě)入（向I/O口地址中寫(xiě)數(shù)據(jù)）;0100保留;0101保留;0110存儲(chǔ)器讀取;0111存儲(chǔ)器寫(xiě)入;1000保留;1001保留;1010配置讀取;1011配置寫(xiě)入;1100存儲(chǔ)器多行讀;1101雙地址周期;1110存儲(chǔ)器一行讀;1111存儲(chǔ)器寫(xiě)并無(wú)效.3.3PCI局部總線協(xié)議PCI局部總線上所有的數(shù)據(jù)交易基本上都是有以下三條信號(hào)線控制的：FRANE#——由主設(shè)備驅(qū)動(dòng)，表明一個(gè)數(shù)據(jù)交易的開(kāi)始和結(jié)束；IRDY#——由主設(shè)備驅(qū)動(dòng)，表明他已準(zhǔn)備好交易數(shù)據(jù)；TRDY#——有目標(biāo)設(shè)備驅(qū)動(dòng)，表明他已準(zhǔn)備好交易數(shù)據(jù)；當(dāng)FRAME#和IRDY#都無(wú)效時(shí)，接口處于空閑狀態(tài)。FRAME#信號(hào)有效后的第一個(gè)時(shí)鐘前沿是地址期的開(kāi)始，此時(shí)傳送地址信息和總線命令。下一個(gè)時(shí)鐘前沿開(kāi)始一個(gè)或多個(gè)數(shù)據(jù)期，每逢IRDY#和TRDY#同時(shí)有效時(shí)，所對(duì)應(yīng)的時(shí)鐘前沿就使數(shù)據(jù)在主設(shè)備和目標(biāo)設(shè)備之間傳輸，在此期間，可由主設(shè)備或目標(biāo)設(shè)備分別利用IRDY#和TRDY#無(wú)效來(lái)插入等待周期。當(dāng)數(shù)據(jù)有效時(shí)，數(shù)據(jù)資源需要無(wú)條件設(shè)置XRDY#(寫(xiě)交易為IRDY#，讀交易為T(mén)RDY#)。如果接受方?jīng)]有做好接收準(zhǔn)備，就可以是他的XRDY#有效時(shí)間推遲，但主設(shè)備和目標(biāo)設(shè)備必須滿(mǎn)足相應(yīng)的延時(shí)要求?？偠灾?，只有當(dāng)IRDY#和TRDY#在同一時(shí)鐘上升沿均有效時(shí)，數(shù)據(jù)才能被傳輸。一旦主設(shè)備設(shè)置了IRDY#信號(hào)，將不能改變IRDY#和FRAME#信號(hào)，直到當(dāng)前的數(shù)據(jù)完成為止，但TRDY#的狀態(tài)可以忽略。而一個(gè)目標(biāo)設(shè)備一旦設(shè)置了TRDY#信號(hào)或STOP#信號(hào)，就不能改變DEVSEL#,TRDY#或STOP#，直到當(dāng)前的數(shù)據(jù)完成。也就是說(shuō)，不管是主設(shè)備或是目標(biāo)設(shè)備只要承諾了的數(shù)據(jù)傳輸，就必須進(jìn)行到底。當(dāng)最后一次數(shù)據(jù)傳輸時(shí)，主設(shè)備應(yīng)撤銷(xiāo)FRAME#信號(hào)而建立IRDY#信號(hào)，以表明主設(shè)備做好最后一次數(shù)據(jù)傳輸?shù)臏?zhǔn)備，待到目標(biāo)設(shè)備發(fā)出TRDY#信號(hào)后，就說(shuō)明最后一次數(shù)據(jù)傳輸已完成，F(xiàn)RAME#和IRDY#信號(hào)均撤銷(xiāo)，接口回到了空閑狀態(tài)?？傊?，PCI局部總線的交易一般遵循如下管理規(guī)則：FRAME#和IRDY#定義了總線的忙閑狀態(tài)。當(dāng)其中一個(gè)有效時(shí)，總線是忙的，兩個(gè)都無(wú)效時(shí)，總線處于空閑狀態(tài)。一旦FRAME#被置為無(wú)效，在同一傳輸期間不能重新設(shè)置。除非設(shè)置IRDY#信號(hào)，一般不設(shè)置FRAME#無(wú)效。一旦主設(shè)備設(shè)置了IRDY#信號(hào)，直到當(dāng)前數(shù)據(jù)期結(jié)束為止，主設(shè)備不能改變IRTY#和FRAME#信號(hào)的狀態(tài)。當(dāng)PCI總線進(jìn)行操作時(shí)，發(fā)起者(Initiator)先置REQ#，當(dāng)?shù)玫街俨闷?Arbiter)的許可時(shí)(GNT#)，會(huì)將FRAME#置低，并在AD總線上放置Target地址，同時(shí)C/BE#放置命令信號(hào)，說(shuō)明接下來(lái)的傳輸類(lèi)型。所有PCI總線上設(shè)備都需對(duì)此地址譯碼，被選中的設(shè)備要置DEVSEL#以聲明自己被選中。然后當(dāng)IRDY#與TRDY#都置低時(shí)，可以傳輸數(shù)據(jù)。當(dāng)Master數(shù)據(jù)傳輸結(jié)束前，將FRAME#置高以標(biāo)明只剩最后一組數(shù)據(jù)要傳輸，并在傳完數(shù)據(jù)后放開(kāi)IRDY#以釋放總線控制權(quán)。4.

配置交易的軟體生成__pleasePEcolleaguehelpexplainanddemo在配置系統(tǒng)中必須提供一個(gè)可以由軟件產(chǎn)生PCI配置周期的機(jī)制，通常將這種機(jī)制置于主橋路當(dāng)中。PCI局部總線規(guī)范支對(duì)PC—AT兼容的系統(tǒng)規(guī)定了產(chǎn)生配置周