大規(guī)模集成電路

大規(guī)模集成電路11.1數(shù)模轉(zhuǎn)換器（DAC)11.2模數(shù)轉(zhuǎn)換器（ADC）11.3半導(dǎo)體存儲器11.4可編程邏輯器件簡介模擬量是隨時間連續(xù)變化的量，數(shù)字量是不連續(xù)變化的，在時間和數(shù)值上都是離散的。

將模擬量轉(zhuǎn)換成數(shù)字量的過程稱為模數(shù)轉(zhuǎn)換，也稱A/D轉(zhuǎn)換。完成模數(shù)轉(zhuǎn)換的電路稱為模數(shù)轉(zhuǎn)換器，簡稱ADC

。將數(shù)字量轉(zhuǎn)換成模擬量的過程稱為數(shù)模轉(zhuǎn)換，也稱D/A轉(zhuǎn)換。完成數(shù)模轉(zhuǎn)換的電路稱為數(shù)模轉(zhuǎn)換器，簡稱DAC。

ADC和DAC是聯(lián)系數(shù)字系統(tǒng)和模擬系統(tǒng)的“橋梁”。

11.1數(shù)模轉(zhuǎn)換器（DAC）11.1數(shù)模轉(zhuǎn)換器（DAC）模擬系統(tǒng)數(shù)字系統(tǒng)物理化學(xué)生物微型計(jì)算機(jī)模數(shù)轉(zhuǎn)換數(shù)模轉(zhuǎn)換圖11.1.1ADC、DAC構(gòu)成模擬、數(shù)字系統(tǒng)間的橋梁ADCDAC11.1.1數(shù)模轉(zhuǎn)換的基本原理1.

數(shù)模轉(zhuǎn)換的原理將數(shù)字量每一位的代碼按其權(quán)的大小轉(zhuǎn)換成相應(yīng)的模擬量，然后將這些模擬量相加，這就是構(gòu)成DAC的基本原理。DAC的組成框圖如圖11.1.2所示，數(shù)學(xué)表達(dá)式如公式11.1.1所示。DACD0D1Dn-1...uo輸入輸出圖11.1.2DAC的輸入、輸出關(guān)系框圖

公式11.1.1DAC的輸入、輸出關(guān)系11.1.1數(shù)模轉(zhuǎn)換的基本原理2.DAC的分類（1）根據(jù)工作原理，可分為權(quán)電阻網(wǎng)絡(luò)DAC、倒T形電阻網(wǎng)絡(luò)DAC和單值電流型網(wǎng)絡(luò)DAC。（2）根據(jù)工作方式，可分為電壓相加型DAC及電流相加型DAC。（3）根據(jù)輸出電壓極性，可分為單極性DAC和雙極性DAC。

11.1.2權(quán)電阻網(wǎng)絡(luò)DAC

權(quán)電阻網(wǎng)絡(luò)DAC電路

D2RfbI2圖11.1.4權(quán)電阻網(wǎng)絡(luò)DACuoi∑VREFD1R2RI1D022RI0-+S2S1S011.1.2權(quán)電阻網(wǎng)絡(luò)DAC

3.權(quán)電阻網(wǎng)絡(luò)DAC工作原理（1）數(shù)字量輸入確定模擬開關(guān)狀態(tài)（2）基準(zhǔn)電源和電阻譯碼網(wǎng)絡(luò)確定電流大小（3）求和運(yùn)算放大器將電流轉(zhuǎn)換成模擬電壓輸出

（4）輸出模擬電壓與輸入數(shù)字量滿足DAC轉(zhuǎn)換函數(shù)關(guān)系

11.1.3集成DAC簡介1.集成DAC分類（1）DAC器件內(nèi)部只包含電阻網(wǎng)絡(luò)和模擬開關(guān)（2）DAC器件還包括寄存器、參考電壓源發(fā)生電路和運(yùn)算放大電路11.1.3集成DAC簡介2.DAC0832

DAC0832內(nèi)部結(jié)構(gòu)框圖如圖11.1.5（a）所示。它由8位輸入鎖存器、8位DAC寄存器、8位DAC電路及轉(zhuǎn)換控制電路構(gòu)成。

XFERWR2DI0DI7…8位輸入寄存器8位DAC寄存器8位DACVREFIOUT2IOUT1Rfb&&&AGNDILECSWR1VCCDGND（a）DAC0832內(nèi)部結(jié)構(gòu)框圖

11.1.3集成DAC簡介2.DAC0832

DAC0832轉(zhuǎn)換器為20引腳雙列直插式封裝，引線圖如圖11.1.5（b）所示。

IOUT1DGNDVCCILEWR2XFERDAC08321102011CSWR1AGNDDI3DI2DI1DI0DI5DI4DI6VREFRfbDI7IOUT2234567891213191817161514（b）DAC0832引腳圖

11.1.3集成DAC簡介3.DAC0832

應(yīng)用舉例來自計(jì)算機(jī)的數(shù)字量轉(zhuǎn)換成模擬電壓輸出，DAC0832需要外接基準(zhǔn)電壓和運(yùn)算放大器。11.1.4DAC的主要技術(shù)指標(biāo)1.轉(zhuǎn)換精度在數(shù)模轉(zhuǎn)換器中，一般用分辨率和轉(zhuǎn)換誤差描述轉(zhuǎn)換精度。

2.轉(zhuǎn)換速度轉(zhuǎn)換速度一般由建立時間決定，它是指輸入數(shù)字量變化時，輸出電壓變化到相應(yīng)穩(wěn)定電壓值所需時間。

11.2.1模數(shù)轉(zhuǎn)換的基本原理因?yàn)檩斎氲哪M量在時間上是連續(xù)量，而輸出的數(shù)字量是離散量，所以進(jìn)行模數(shù)轉(zhuǎn)換時必須在一系列選定的瞬間（亦即時間坐標(biāo)軸上的一些規(guī)定點(diǎn)上）對輸入的模擬量取樣，然后再把這些取樣值轉(zhuǎn)換為輸出的數(shù)字量。因此，一般的模數(shù)轉(zhuǎn)換過程是通過取樣、保持、量化和編碼這四個步驟完成的。11.2模數(shù)轉(zhuǎn)換器（ADC）

CPSSADC取樣保持電路ADC的量化編碼電路...DDDn-110I(t)vvI(t)輸入模擬電壓取樣展寬信號數(shù)字量輸出（n位）11.2.1模數(shù)轉(zhuǎn)換的基本原理圖11.2.1模擬量到數(shù)字量的轉(zhuǎn)換過程11.2.1模數(shù)轉(zhuǎn)換的基本原理模數(shù)轉(zhuǎn)換器的分類（1）并聯(lián)比較型（2）逐次逼近型（3）雙積分型11.2.2逐次逼近型ADC逐次逼近型ADC在進(jìn)行模數(shù)轉(zhuǎn)換時，要產(chǎn)生一系列比較電壓uO，逐次和輸入電壓uI進(jìn)行比較，以逐漸逼近的方式進(jìn)行模數(shù)轉(zhuǎn)換的。這種ADC由順序脈沖發(fā)生器、逐次逼近寄存器、DAC、比較器和控制邏輯等幾部分組成，如圖11.2.2所示。11.2.2逐次逼近型ADC圖11.2.2逐次逼近型ADC方框圖MSBLSB順序脈沖發(fā)生器逐次逼近寄存器DAC+-uI比較器控制邏輯CPSTARTuoVREF11.2.3集成ADC簡介1.ADC0809ADC0809是采用CMOS工藝制造8位8模擬量輸入通道的逐次逼近型模數(shù)轉(zhuǎn)換器。片內(nèi)具有鎖存功能的8路模擬多路開關(guān)，8位逐次逼近式ADC、三態(tài)輸出鎖存緩沖器及地址鎖存與譯碼電路組成。地址鎖存與譯碼電路為8路模擬開關(guān)提供地址，從8路輸入模擬電壓信號中選擇1路模擬量轉(zhuǎn)換為8位數(shù)字量，送入三態(tài)輸出鎖存緩沖器輸出。11.2.3集成ADC簡介2.ADC0809引腳功能IN0～I(xiàn)N7：模擬量輸入端D7～D0：數(shù)字量輸出端A、B、C：地址選擇線ALE：地址鎖存允許輸入端START：模數(shù)轉(zhuǎn)換啟動信號EOC：模數(shù)轉(zhuǎn)換結(jié)束信號OE：輸出允許控制端CLK：時鐘輸入端圖11.2.4ADC0809引腳圖D1VREF(-)CLOCKIN2IN1IN0AADC08091142815IN3IN4IN5IN6IN7STARTEOCCBALED3OED7D6VCCVREF(+)GNDD5D2D0D4234567891011121316262524232221201918172711.2.3集成ADC簡介3.ADC0809應(yīng)用ADC0809與計(jì)算機(jī)的常用接口電路如圖所示。送往計(jì)算機(jī)的數(shù)字信號IN0IN1IN2IN3IN4IN5IN7IN6AEOC模擬量電壓輸入VREF(+)D0D1D2D3D4D5D6D7送往計(jì)算機(jī)的轉(zhuǎn)換結(jié)束信號來自計(jì)算機(jī)的控制信號BCSTARTCLOCKADC0809ALE基準(zhǔn)電壓時鐘信號VREF(-)11.2.4ADC的主要技術(shù)指標(biāo)1．轉(zhuǎn)換精度（1）分辨率ADC的分辨率表示對輸入量的微小變化的分辨能力。從理論上講，在最大輸入電壓一定時，輸出位數(shù)越多，量化單位越小，分辨率越高。11.2.4ADC的主要技術(shù)指標(biāo)（2）轉(zhuǎn)換誤差轉(zhuǎn)換誤差表示實(shí)際輸出的數(shù)字量與理想數(shù)字量的差別。通常以輸出數(shù)字量的最低有效位（LSB）的倍數(shù)表示，如±l／2LSB，其含義是模數(shù)轉(zhuǎn)換器實(shí)際輸出數(shù)字量與理論上應(yīng)得到的輸出數(shù)字量之差的絕對值不大于最低位的l／2。11.2.4ADC的主要技術(shù)指標(biāo)2．轉(zhuǎn)換速度模數(shù)轉(zhuǎn)換器的轉(zhuǎn)換速度主要取決于電路的類型，不同類型的模數(shù)轉(zhuǎn)換器，其轉(zhuǎn)換速度相差很大。并聯(lián)比較型ADC轉(zhuǎn)換速度最高，逐次比較型ADC次之，雙積分型ADC轉(zhuǎn)換速度最慢。11.3半導(dǎo)體存儲器11.3.1半導(dǎo)體存儲器概述半導(dǎo)體存儲器是一種能存儲二值信息的大規(guī)模集成電路，主要用于電子計(jì)算機(jī)和某些數(shù)字系統(tǒng)中，可用來存放程序、數(shù)據(jù)、資料等。因此，存儲器也就成了數(shù)字系統(tǒng)不可缺少的組成部分。半導(dǎo)體存儲器具有集成度高、體積小、可靠性高、外圍電路簡單且易于接口、便于自動化批量生產(chǎn)等特點(diǎn)。存儲器是數(shù)字系統(tǒng)中用于存儲大量信息的設(shè)備或部件，是現(xiàn)代計(jì)算機(jī)的重要組成部分之一。按存儲介質(zhì)的不同，存儲器可分為半導(dǎo)體存儲器、磁存儲器和光存儲器。11.3.1半導(dǎo)體存儲器概述1．半導(dǎo)體存儲器的分類（1）按照制造工藝分類雙極型：工作速度快、功耗大、價格高M(jìn)OS型：集成度高、功耗小、工藝簡單、價格低（2）按照存取功能分類隨機(jī)存儲器（RAM）只讀存儲器（ROM）11.3.1半導(dǎo)體存儲器概述2．半導(dǎo)體存儲器的主要技術(shù)指標(biāo)（1）存儲容量存儲容量指存儲器所能存放二值信息的多少，存儲容量越大，說明它能存儲的信息越多。通常數(shù)據(jù)和信息是用若干位（如8位、16位等）為單位來表示的，這樣的二進(jìn)制數(shù)碼稱為一個字，存儲器中字存儲單元的數(shù)量，叫做存儲器的字?jǐn)?shù)(N)。一個字存儲單元能存儲二進(jìn)制數(shù)據(jù)的位數(shù)，稱為存儲器的字長(M)。所以存儲器的存儲容量就是該存儲器的字?jǐn)?shù)與字長（位）的乘積。即：存儲容量=N×M。（2）存取時間現(xiàn)在微機(jī)的工作速度已經(jīng)越來越快，這就要求存儲器的存取時間越來短，也就是存儲器的工作速度越來越快。2．半導(dǎo)體存儲器的主要技術(shù)指標(biāo)11.3.2只讀存儲器（ROM）ROM一般由專用裝置寫入數(shù)據(jù)，數(shù)據(jù)一旦寫入便不能隨意改寫，斷電后，數(shù)據(jù)也不會丟失。按存儲內(nèi)容存入方式，只讀存儲器可分為固定ROM和可編程ROM兩種?？删幊蘎OM又可分為一次可編程存儲器PROM、光可擦除可編程存儲器EPROM、電可擦除可編程存儲器EEPROM等。1．ROM的基本結(jié)構(gòu)及工作原理ROM芯片內(nèi)部結(jié)構(gòu)框圖如圖11.3.1所示，它由地址譯碼器、存儲矩陣、讀出控制電路等組成。字存儲單元A0A1An-1…地址輸入地址譯碼器m0m1mN-1…字線（選擇線）W0W1WN-1—————————存儲矩陣N×M存儲單元D0D1D2DM-1位線（數(shù)據(jù)線）讀出控制電路……存儲輸出字存儲單元的個數(shù)N與二進(jìn)制地址碼的位數(shù)n有以下關(guān)系圖11.3.1ROM的基本結(jié)構(gòu)N=2n只有被地址碼選中的那條字線所對應(yīng)的一組存儲單元中的各位數(shù)碼才能經(jīng)過位線（也稱為數(shù)據(jù)線）D0～DM-1通過讀出控制電路輸出。11.3.2只讀存儲器（ROM）圖11.3.2是一個存儲容量為4×4位的用陣列圖形式表示的ROM。1．ROM的基本結(jié)構(gòu)及工作原理A0A1與陣列A0A0A1A1或陣列數(shù)據(jù)輸出D3D2D1D0m0m1m2m3W0W1W2W3當(dāng)?shù)刂反a分別為00、01、10、11時，只有W0或W1或W2或W3為高電平，數(shù)據(jù)輸出端依次輸出1110、1001、0101、0110四組數(shù)碼若將D3～D0作為組合邏輯電路的輸出端Y3～Y0，A1和A0看做是邏輯輸入變量A和B，則四個輸出表達(dá)式分別為11.3.2只讀存儲器（ROM）11.3.2只讀存儲器（ROM）2．集成ROM芯片集成ROM芯片正常工作時只處于讀工作方式，各種ROM芯片的引腳功能基本相同，現(xiàn)以可紫外線擦除可編程的ROM（EPROM）2764為例介紹。2764是EPROM系列產(chǎn)品之一，該系列產(chǎn)品有2716、2732、2764、27128、27256等，型號名稱“27”后面的數(shù)字表示其位存儲容量，如果轉(zhuǎn)換成字節(jié)存儲容量，將該數(shù)字除以8即可。11.3.2只讀存儲器（ROM）2764芯片的引腳功能地址線數(shù)據(jù)線片選線輸出控制線電源線編程脈沖輸入線VCCPGMNCA8A11A9OEA10CED7D3D4D5D

627641142815VPPA12A7A6A5A4A3A2A1A0D0D1D2GND227262524232221201918171613121110345678911.3.2只讀存儲器（ROM）2764的工作方式：（1）讀出方式正常工作方式（2）維持方式低功耗工作方式（3）編程方式寫入數(shù)據(jù)工作方式（4）檢驗(yàn)方式（5）禁止編程1．RAM的基本結(jié)構(gòu)及工作原理RAM一般由存儲矩陣、地址譯碼器和輸入/輸出控制電路3部分組成，如圖11.3.4所示。11.3.3隨機(jī)存儲器（RAM）圖11.3.4RAM的基本結(jié)構(gòu)RAM存儲單元中的數(shù)據(jù)不是預(yù)先固定的，而是隨時由外部輸入。為了存得住這些數(shù)據(jù)，RAM的存儲單元采用有記憶功能的電路構(gòu)成。圖11.3.5輸入/輸出控制電路11.3.3隨機(jī)存儲器（RAM）2．集成RAM存儲器（1）62646264是8K×8位的并行輸入/輸出SRAM芯片，采用28引腳塑料雙列直插式封裝。13根地址引線（A0～A12）可尋址8K個存儲地址，每個存儲地址對應(yīng)8個存儲單元，通過8根雙向輸入/輸出數(shù)據(jù)線（I/O0～I(xiàn)/O7）對數(shù)據(jù)進(jìn)行并行存取。11.3.3隨機(jī)存儲器（RAM）6264引腳功能分類：地址線數(shù)據(jù)線讀寫控制線片選線輸出控制線電源線VCCR/WCS0A862641142815NCA12A7A6A5A4A3A11A9OEA2A1A0A10CS1I/O0I/O1I/O2VSSI/O7I/O3I/O4I/O5I/O6161718192021222324252627131211109876543211.3.3隨機(jī)存儲器（RAM）（2）4125641256是256K×1位的DRAM芯片。由于DRAM集成度高，存儲容量大，因此需要的地址引線就多。DRAM一般都采用行、列地址分時輸入芯片內(nèi)部地址鎖存器的方法，為減少芯片外部引線數(shù)量，從而外部地址線數(shù)量減少一半。11.3.3隨機(jī)存儲器（RAM）41256引腳功能分類：地址線數(shù)據(jù)線行列控制線寫控制線電源線VCCDOUTA74125618169A8DINWERASA0A2A1GNDCASA6A3A4A532465715141312111011.3.4存儲器容量的擴(kuò)展存儲器的總?cè)萘客ǔ１葐蝹€集成存儲器芯片容量大得多，所以要多個芯片進(jìn)行組合，這就是存儲器容量的擴(kuò)展。按擴(kuò)展方式不同分為位擴(kuò)展、字?jǐn)U展和字位擴(kuò)展三種方式。11.3.4存儲器容量的擴(kuò)展1．位擴(kuò)展如果存儲器芯片位數(shù)不能滿足要求時，應(yīng)采用位擴(kuò)展的連接方式，將多片ROM或RAM組合成位數(shù)更多的存儲器。位擴(kuò)展的方法十分簡單，只需把相同類型的存儲器芯片的地址線、片選線、讀寫控制線都并聯(lián)起來，數(shù)據(jù)端單獨(dú)引出即可。11.3.4存儲器容量的擴(kuò)展D7I/O1K×1位A9A0CSR/W……A0A9R/WCSD1I/O1K×1位A9A0CSR/W…D0I/O1K×1位A9A0CSR/W………………圖11.3.8存儲器的位擴(kuò)展11.3.4存儲器容量的擴(kuò)展2．字?jǐn)U展如果存儲器的數(shù)據(jù)位數(shù)夠用而字?jǐn)?shù)不夠用時，則需要采用字?jǐn)U展方式，將多片存儲器芯片接成一個字?jǐn)?shù)更多的存儲器。字?jǐn)U展時將存儲器芯片的地址線、數(shù)據(jù)線、讀寫控制線并聯(lián)，由不同的片選信號來區(qū)分各個存儲器芯片所占據(jù)的不同地址范圍。圖11.3.9存儲器的字?jǐn)U展D7R/WA13A0CSR/W……A0A13CS0D0A13A0CSR/W…D016K×8位（1）A13A0CSR/W…………D7A13A0CSR/W……D0D7D0D7D0D7…………………………CS1CS2CS32-4譯碼器A14A1516K×8位（2）16K×8位（3）16K×8位（4）11.3.4存儲器容量的擴(kuò)展3．字位擴(kuò)展有時存儲器需要字?jǐn)U展和位擴(kuò)展同時進(jìn)行，這就叫存儲器的字位擴(kuò)展。假設(shè)需要存儲容量為M×Nb存儲器，若使用存儲器容量為K×Lb的存儲器芯片進(jìn)行字位擴(kuò)展，那么需要M/K×N/L個該存儲器芯片。連接時先按N/L個該存儲器芯片分組進(jìn)行位擴(kuò)展方式連接，然后再把各組存儲器芯片按字?jǐn)U展方式連接，這樣便構(gòu)成了存儲容量為M×Nb存儲器。11.4可編程邏輯器件（PLD）簡介可編程邏輯器件（ProgrammableLogicDevice，簡稱PLD）是一種通用型集成電路，它的邏輯功能是由用戶通過對器件編程來設(shè)定的。設(shè)計(jì)人員可以根據(jù)功能需求，自行“量身定做”集成電路?？删幊踢壿嬈骷漠a(chǎn)生，已經(jīng)改變了傳統(tǒng)的數(shù)字系統(tǒng)設(shè)計(jì)方法。11.4可編程邏輯器件（PLD）簡介PLD分類可編程陣列邏輯（ProgrammableArrayLogic，簡稱PAL）通用陣列邏輯（GenericArrayLogic，簡稱GAL）復(fù)雜的可編程邏輯器件（ComplexProgrammableLogicDevice，簡稱CPLD）現(xiàn)場可編程門陣列（FieldProgrammableGateArray，簡稱FPGA）11.4可編程邏輯器件（PLD）簡介各種類型PLD的設(shè)計(jì)手段用于PLD編程的開發(fā)系統(tǒng)由硬件和軟件兩部分組成。硬件部分包括計(jì)算機(jī)和專門的編程器或者下載線，軟件部分有各種編程軟件（由PLD生產(chǎn)廠家提供）。這些編程軟件都有編程、編輯、編譯、仿真、下載等功能，操作也很簡便。11.4.1可編程陣列邏輯器件（PAL）可編程陣列邏輯器件PAL采用可編程與門陣列和固定連接的或門陣列的基本結(jié)構(gòu)形式。用PAL門陣列實(shí)現(xiàn)邏輯函數(shù)時，每個函數(shù)是若干個乘積項(xiàng)之和，但乘積項(xiàng)數(shù)目固定不變（乘積項(xiàng)數(shù)目取決于所采用的PAL芯片）。11.4.2可編程通用陣列邏輯器件（GAL）可編程通用陣列邏輯器件GAL是在PAL基礎(chǔ)上發(fā)展起來的新一代邏輯器件，他繼承了PAL的與或陣列結(jié)構(gòu)，又利用靈活的輸出邏輯宏單元（OutputLogicMacroCell，簡稱OLMC）來增強(qiáng)輸出功能，GAL可以完全取代PAL所具有的功能。11.4.3復(fù)雜的可編程邏輯器件（CPLD）CPLD多采用E2CMOS工藝制作，使器件既有雙極型器件的高速性能，又有CMOS器件功耗低的優(yōu)點(diǎn)。同時，為了使用方便，越來越多的CPLD都做成了在系統(tǒng)可編程器件（ISP-PLD），在CPLD中除了原有的可編程邏輯電路以外，還集成了編程所需的高壓脈沖產(chǎn)生電路以及編程控制電路。因此，編程時不需要使用另外的編程器，也無需將CPLD從系統(tǒng)中拔出，在正常的工作電壓下即可完成對器件的編程工作。11.4.3復(fù)雜的可編程邏輯器件（CPLD）CPLD產(chǎn)品的種類和型號繁多，目前各大半導(dǎo)體器件生產(chǎn)廠商仍在不斷推出CPLD的新產(chǎn)品。雖然它們的具體結(jié)構(gòu)