印刷線路板抗干擾問題課件

印刷線路板抗干擾1.電路板設(shè)計(jì)的一般原則

（1）布局：首先應(yīng)考慮PCB尺寸大小。PCB尺寸過大，印制線條長(zhǎng)，阻抗增加，抗噪聲能力下降，成本也增加；過小，則散熱不好，且鄰近線條易受干擾。在確定PCB尺寸后，再確定元件的位置，一般來說，應(yīng)把模擬信號(hào)、高速數(shù)字電路、噪聲源（如繼電器、大電流開關(guān)等）這三部分合理分開，使相互間的信號(hào)耦合為最小。最后，根據(jù)電路的功能單元，對(duì)電路的全部元器件進(jìn)行布局。在確定元件的位置時(shí)要遵守以下原則：

（a）按照電路的流程安排各個(gè)功能電路單元的位置，便于信號(hào)流通，并使信號(hào)盡可能保持一致的方向。（b）以每個(gè)功能電路的核心元件為中心進(jìn)行布局。元器件應(yīng)均勻、整齊緊湊地排列，盡量減少和縮短各元器件之間的引線和連接。（c）在高頻下工作的電路，要考慮元器件之間的分布參數(shù)。一般電路應(yīng)盡可能使元器件平行排列，以利于裝焊及批量生產(chǎn)且美觀。（d）位于電路板邊緣的元器件，離電路板邊緣一般不小于2mm。電路板的最佳形狀為矩形，長(zhǎng)寬比為3：2或4：3，其尺寸大于200x150mm時(shí)，應(yīng)考慮電路板所受的機(jī)械強(qiáng)度。（e）盡可能縮短高頻元器件之間的連線，設(shè)法減少它們的分布參數(shù)和相互間的電磁干擾。易受干擾的元器件不能相互挨得太近，輸入和輸出元件應(yīng)盡量遠(yuǎn)離。（a）輸入、輸出端用的導(dǎo)線應(yīng)盡量避免相鄰平行，最好加線間地線，以免發(fā)生反饋耦合。

（b）導(dǎo)線的最小寬度主要由導(dǎo)線與絕緣基板間的粘附強(qiáng)度和流過它們的電流值決定，當(dāng)銅箔厚度為0.05mm、寬度為1～1.5mm時(shí)，通過2A的電流，溫度不會(huì)高于3℃。因此，導(dǎo)線寬度為1.5mm便可滿足要求。對(duì)于集成電路尤其是數(shù)字電路，通常選寬度為0.02～0.3mm的導(dǎo)線，當(dāng)然，只要允許，還是盡可能用寬線，尤其是電源線和地線。導(dǎo)線的最小間距主要由最壞情況下的線間絕緣電阻和擊穿電壓決定。

（c）印制導(dǎo)線拐彎處一般取圓弧形，而直角或夾角在高頻電路中會(huì)影響電氣性能。此外，盡量避免使用大面積銅箔，否則，長(zhǎng)時(shí)間受熱時(shí)，易發(fā)生銅箔膨脹和脫落現(xiàn)象。必須用大面積銅箔時(shí)，最好用柵格狀，這樣有利于排除銅箔與基板間粘合劑受熱產(chǎn)生的揮發(fā)性氣體。

（2）布線：（1）電源線的設(shè)計(jì)

（a）選擇合適的電源。（功率、電位、頻率、干凈度要求（紋波））

（b）根據(jù)印制線路板電流的大小，盡量加粗電源線寬度，減少環(huán)路電阻。

（c）使電源線、地線的走向和數(shù)據(jù)傳遞的方向一致，這樣有助于增強(qiáng)抗噪聲能力。

（d）使用抗干擾元器件（磁珠、磁環(huán)、電源濾波電容、屏蔽罩等）。

（e）電源入口處加上拉電阻和去耦電容。（10-100μF）

2.電路板及電路抗干擾措施

（a）模擬地與數(shù)字地分開。（可通過電感或磁珠匯集到一起）若線路板上既有邏輯電路又有線性電路，應(yīng)使它們盡量分開，分別與電源端地線相連，并盡可能加大線性電路的接地面積。低頻電路的地應(yīng)盡量采用單點(diǎn)并聯(lián)接地，實(shí)際布線有困難時(shí)可部分串聯(lián)后再并聯(lián)接地。高頻電路宜采用多點(diǎn)串聯(lián)接地，地線應(yīng)短而粗，高頻元件周圍盡量用柵格狀大面積地箔。

（b）正確選擇單點(diǎn)接地與多點(diǎn)接地。在低頻電路中，信號(hào)的工作頻率小于1MHz，它的布線和器件間的電感影響較小，而接地電路形成的環(huán)流對(duì)干擾影響較大，因而應(yīng)采用一點(diǎn)接地。當(dāng)信號(hào)工作頻率大于10MHz時(shí)，地線阻抗變得很大，此時(shí)應(yīng)盡量降低地線阻抗，應(yīng)采用就近多點(diǎn)接地。當(dāng)工作頻率在1～10MHz時(shí)，如果采用一點(diǎn)接地，其地線長(zhǎng)度不應(yīng)超過波長(zhǎng)的1/20，否則應(yīng)采用多點(diǎn)接地法。（2）地線的設(shè)計(jì)

（3）去耦電容的配置

在直流電源回路中，負(fù)載的變化會(huì)引起電源噪聲。例如在數(shù)字電路中，當(dāng)電路從一個(gè)狀態(tài)轉(zhuǎn)換為另一種狀態(tài)時(shí)，就會(huì)在電源線上產(chǎn)生一個(gè)很大的尖峰電流，形成瞬變的噪聲電壓。配置去耦電容可以抑制因負(fù)載變化而產(chǎn)生的噪聲，是印制電路板的可靠性設(shè)計(jì)的一種常規(guī)做法，好的高頻去耦電容可以去除高到1GHz的高頻成分。陶瓷片電容或多層陶瓷電容的高頻特性較好。

設(shè)計(jì)印制線路板時(shí)，每個(gè)集成電路的電源、地之間都要加一個(gè)去耦電容。去耦電容有兩個(gè)作用：一方面是本集成電路的蓄能電容，提供和吸收該集成電路開門關(guān)門瞬間的充放電能；另一方面旁路掉該器件的高頻噪聲。去耦電容的配置原則如下：

（a）電源輸入端跨接10-100uF的電解電容器。如有可能，接100uF以上的更好。

（b）原則上每個(gè)集成電路芯片的電源進(jìn)線端都應(yīng)安置一個(gè)0.01μF的陶瓷電容器，如果印刷電路板空隙小裝不下時(shí)，可在每4-8個(gè)芯片的電源進(jìn)線端安置１個(gè)1-10μF的低噪聲鉭電容器。因?yàn)殂g電容器高頻阻抗特別小，在500千赫范圍內(nèi)阻抗小于1Ω，而且漏電流很小（0.5μＡ以下）。

（c）對(duì)于抗噪聲能力弱、關(guān)斷時(shí)電源變化大的器件，如RAM、ROM存儲(chǔ)器件，應(yīng)在芯片的電源線和地線之間直接接入退耦電容。

（d）去耦電容引線不要太長(zhǎng)，尤其是高頻旁路電容不能帶引線。

（e）許多數(shù)據(jù)處理器件都有兩個(gè)內(nèi)部不相連的地線，即模擬地和數(shù)字地，但這兩個(gè)地又必須在一點(diǎn)相連。由于電流流過地線上的回路電阻及干擾的影響，在系統(tǒng)的接地點(diǎn)和器件的地之間可能會(huì)有幾百毫伏的電壓。由于電源電流和邏輯門電流未按統(tǒng)一路徑進(jìn)入回路，