嵌入式系統(tǒng)開(kāi)發(fā)核心技術(shù)

嵌入式系統(tǒng)開(kāi)發(fā)核心技術(shù)處理器技術(shù)與實(shí)現(xiàn)系統(tǒng)功能的計(jì)算引擎結(jié)構(gòu)有關(guān)，很多不可編程的數(shù)字系統(tǒng)也可以視為處理器，這些處理器的差異在于其面向特定功能的專用化程度，導(dǎo)致其設(shè)計(jì)指標(biāo)與其它處理器不同。通用處理器這類處理器可用于不同類型的應(yīng)用，一個(gè)重要的特征就是存儲(chǔ)程序，由于設(shè)計(jì)者不知道處理器將會(huì)運(yùn)行何種運(yùn)算，所以無(wú)法用數(shù)字電路建立程序。另一個(gè)特征就是通用的數(shù)據(jù)路徑，為了處理各類不同的計(jì)算，數(shù)據(jù)路徑是通用的，其數(shù)據(jù)路徑一般有大量的存放器以及一個(gè)或多個(gè)通用的算術(shù)邏輯單元。設(shè)計(jì)者只需要對(duì)處理器的存儲(chǔ)器編程來(lái)執(zhí)行所需的功能，即設(shè)計(jì)相關(guān)的軟件。在嵌入式系統(tǒng)中使用通用處理器具有設(shè)計(jì)指標(biāo)上的一些優(yōu)勢(shì)。提前上市時(shí)間和NRE本錢較低，因?yàn)樵O(shè)計(jì)者只需編寫程序，而不需要做任何數(shù)字設(shè)計(jì)，靈活性高，功能的改變通過(guò)修改程序進(jìn)行即可。與自行設(shè)計(jì)處理器相比，數(shù)量少時(shí)單位本錢較低。當(dāng)然，這種方式也有一些設(shè)計(jì)指標(biāo)上的缺陷，數(shù)量大時(shí)的單位本錢相對(duì)較高，因?yàn)閿?shù)量大時(shí)，自行設(shè)計(jì)的NRE本錢分?jǐn)傁聛?lái)，可降低單位本錢。同時(shí)，對(duì)于某些應(yīng)用，性能可能很差。由于包含了非必要的處理器硬件，系統(tǒng)的體積和功耗可能變大。單用途處理器單用途處理器是設(shè)計(jì)用于執(zhí)行特定程序的數(shù)字電路，也指協(xié)處理器、加速器、外設(shè)等。如JPEG編碼解碼器執(zhí)行單一程序，壓縮或解壓視頻信息。嵌入式系統(tǒng)設(shè)計(jì)者可通過(guò)設(shè)計(jì)特定的數(shù)字電路來(lái)建立單用途的處理器。設(shè)計(jì)者也可以采用預(yù)先設(shè)計(jì)好的商品化的單用途處理器。在嵌入式系統(tǒng)中使用單用途處理器，在指標(biāo)上有一些優(yōu)缺點(diǎn)。這些優(yōu)缺點(diǎn)與通用處理器根本相反，性能可能更好，體積與功率可能較小，數(shù)量大時(shí)的單位本錢可能較低，而設(shè)計(jì)時(shí)間與NRE本錢可能較高，靈活性較差，數(shù)量小時(shí)的單位本錢較高，對(duì)某些應(yīng)用性能不如通用處理器。專用處理器專用指令集處理器(ASIP)是一個(gè)可編程處理器，針對(duì)某一特定類型的應(yīng)用進(jìn)行最優(yōu)化。這類特定應(yīng)用具有相同的特征，如嵌入式控制、數(shù)字信號(hào)處理等。在嵌入式系統(tǒng)中使用ASIP可以保證良好的性能、功率和大小的情況下，提供更大的靈活性，但這類處理器仍需要昂貴的NRE本錢建立處理器本身和編譯器，單片機(jī)和數(shù)字信號(hào)處理器是兩類應(yīng)用廣泛的ASIP，數(shù)字信號(hào)處理器是一種針對(duì)數(shù)字信號(hào)進(jìn)行常見(jiàn)運(yùn)算的微處理器，而單片機(jī)是一種針對(duì)嵌入式控制應(yīng)用進(jìn)行最正確化的微處理器，通常控制應(yīng)用中的常見(jiàn)外設(shè)，如串行通信外設(shè)、定時(shí)器、計(jì)數(shù)器、脈寬調(diào)制器及數(shù)/模轉(zhuǎn)換器等都集成到了微處理器芯片上，從而使得產(chǎn)品的體積更小、本錢更低。全定制/VLSI在全定制IC技術(shù)中，需要根據(jù)特定的嵌入式系統(tǒng)的數(shù)字實(shí)現(xiàn)來(lái)優(yōu)化各層，設(shè)計(jì)人員從晶體管的幅員尺寸、位置、連線開(kāi)始設(shè)計(jì)以到達(dá)芯片面積利用率高、速度快、功耗低的最優(yōu)化性能。利用掩膜在制造廠生產(chǎn)實(shí)際芯片，全定制的IC設(shè)計(jì)也常稱為大規(guī)模集成電路設(shè)計(jì)，具有很高的NRE本錢、很長(zhǎng)的制造時(shí)間，適用于大量或?qū)π阅芤髧?yán)格的應(yīng)用。半定制ASIC半定制ASIC是一種約束型設(shè)計(jì)方法，包括門陣列設(shè)計(jì)法和標(biāo)準(zhǔn)單元設(shè)計(jì)法。它是在芯片制作好一些具有通用性的單元元件和元件組的半成品硬件，設(shè)計(jì)者僅需要考慮電路的邏輯功能和各功能模塊之間的合理連接即可。這種設(shè)計(jì)方法靈活方便、性價(jià)比高，縮短了設(shè)計(jì)周期，提高了成品率?？删幊藺SIC可編程器件中所有各層都已經(jīng)存在，設(shè)計(jì)完成后，在實(shí)驗(yàn)室里即可燒制出設(shè)計(jì)的芯片，不需要IC廠家參與，開(kāi)發(fā)周期顯著縮短。可編程ASIC具有較低的NRE本錢，單位本錢較高，功耗較大，速度較慢。嵌入式系統(tǒng)的設(shè)計(jì)技術(shù)主要包括硬件設(shè)計(jì)技術(shù)和軟件設(shè)計(jì)技術(shù)兩大類。其中，硬件設(shè)計(jì)領(lǐng)域的技術(shù)主要包括芯片級(jí)設(shè)計(jì)技術(shù)和電路板級(jí)設(shè)計(jì)技術(shù)兩個(gè)方面。芯片級(jí)設(shè)計(jì)技術(shù)的核心是編譯/綜合、庫(kù)/IP、測(cè)試/驗(yàn)證。編譯/綜合技術(shù)使設(shè)計(jì)者用