ch邏輯組合電路實用

會計學1ch邏輯組合電路實用二、邏輯功能的描述組合邏輯電路組合邏輯電路的框圖第1頁/共85頁4.2.1組合邏輯電路的分析方法二、步驟1、

根據(jù)給定的邏輯電路圖，寫出邏輯表達式。2、

化簡邏輯函數(shù)表達式。3、

根據(jù)化簡以后的邏輯表達式列出真值表。4、

分析該電路所具有的邏輯功能。5、對電路進行評價或改進。一、目的：對一個已知的邏輯電路，找出其輸出與輸入之間的邏輯關(guān)系，用邏輯函數(shù)描述它的工作，評定它的邏輯功能?；喌贸鼋Y(jié)論（邏輯功能）。組合邏輯電路圖寫出邏輯表達式4.2組合邏輯電路的分析方法和設(shè)計方法第2頁/共85頁邏輯圖邏輯表達式11最簡與或表達式化簡22從輸入到輸出逐級寫出例1第3頁/共85頁最簡與或表達式3真值表34電路的邏輯功能

當輸入A、B、C中有2個或3個為1時，輸出Y為1，否則輸出Y為0。所以這個電路實際上是一種3人表決用的組合電路：只要有2票或3票同意，表決就通過。4第4頁/共85頁例2&&&&ABYABAABBABY=AABBAB=AAB+BAB=AAB+BAB=AB(A+B)=(A+B)(A+B)=0+AB+AB+0異或門=AB+AB第5頁/共85頁例3M=1(高電平）：Y=AM=0(低電平）：Y=B本圖功能：二選一電路。數(shù)據(jù)選擇器B&&&AMY1Y=AMBM=AM+BM第6頁/共85頁ABCZ00000101001110010111011101101001例4：ACZCAABBBC&&&&&&&Z6Z5Z4Z2Z3Z1

功能分析：輸入有奇數(shù)個1時，輸出為1，否則輸出為0，該電路為奇偶校驗器。若用異或門去實現(xiàn)該電路，只需兩個異或門。第7頁/共85頁一、邏輯抽象分析因果關(guān)系，確定輸入/輸出變量定義邏輯狀態(tài)的含意（賦值）列出真值表二、寫出函數(shù)式三、選定器件類型四、根據(jù)所選器件：對邏輯式化簡（用門） 變換（用MSI） 或進行相應(yīng)的描述（PLD）五、畫出邏輯電路圖，或下載到PLD六、工藝設(shè)計4.2.2組合邏輯電路的設(shè)計方法第8頁/共85頁

例1：一火災(zāi)報警系統(tǒng)，設(shè)有煙感、溫感和紫外光感三種類型的火災(zāi)探測器。為了防止誤報警，只有當其中有兩種或兩種以上類型的探測器發(fā)出火災(zāi)檢測信號時，報警系統(tǒng)產(chǎn)生報警控制信號。設(shè)計一個產(chǎn)生報警控制信號的電路。解：(1)分析設(shè)計要求，設(shè)輸入輸出變量并邏輯賦值；

輸入變量：煙感A

、溫感B，紫外線光感C；輸出變量：報警控制信號Y。邏輯賦值：用1表示肯定，用0表示否定。ABC11101010011101ＡＢＣＹ００００００１００１０００１１１１０００１０１１１１０１１１１１＝ABACBCABCY第9頁/共85頁例2:人類有四種基本血型A、B、AB、O型，輸血者和受血者的血型必須符合一定的原則（如圖），試用與非門設(shè)計一個檢驗輸血者和受血者血型是否符合的電路。

輸血者血型受血者血型ABBBAAABOO解：（1）邏輯抽象輸血者的血型用ab表示，受血者的血型用cd表示。00—A型 01—B型10—AB型 11—O型符合規(guī)定——1不符合規(guī)定——00000010111111010第10頁/共85頁輸血者血型受血者血型ABBBAAABOO輸血者的血型用ab表示，受血者的血型用cd表示。00——A型01——B型10——AB型11——O型符合規(guī)定——1不符合規(guī)定——0abcdZ000000010010001101000101011001111000100110101011110011011110111110100110001011110000010111111010（2）列出真值表，寫邏輯函數(shù)式第11頁/共85頁cb1111d11111abcdZ00000001001000110100010101100111100010011010101111001101111011111010011000101111a0001111000011110第12頁/共85頁adcb1111&&&&&Z（3）邏輯函數(shù)變換成與非式（4）畫出邏輯電路圖第13頁/共85頁例3:用與非門設(shè)計一個一位十進制數(shù)的數(shù)值范圍指示器，電路的輸入A、B、C、D是一位8421BCD碼，要求當X≥5時，輸出F=1，否則F=0，該電路能實現(xiàn)四舍五入。ABCDZ00000001001000110100010101100111100010011010101111001101111011110000011111××××××11d11ddd1ddABCD0001111000110110A1&&Z&BDC第14頁/共85頁例4：設(shè)計一個監(jiān)視交通信號燈狀態(tài)的邏輯電路如果信號燈出現(xiàn)故障，Z為1RAGZ第15頁/共85頁1.抽象輸入變量:

紅（R）、黃（A）、綠（G）輸出變量：故障信號（Z）2.寫出邏輯表達式輸入變量輸出RAGZ00010010010001111000101111011111第16頁/共85頁3.選用小規(guī)模SSI器件4.化簡5.畫出邏輯圖第17頁/共85頁4.3若干常用組合邏輯電路4.3.1編碼器編碼：將輸入的每個高/低電平信號變成一個對應(yīng)的二進制代碼普通編碼器優(yōu)先編碼器第18頁/共85頁一、普通編碼器特點：任何時刻只允許輸入一個編碼信號。例：3位二進制普通編碼器輸入輸出I0I1I2I3I4I5I6I7Y2Y1Y01000000000001000000001001000000100001000001100001000100000001001010000001011000000001111第19頁/共85頁利用其特點進行化簡，得：第20頁/共85頁二、優(yōu)先編碼器特點：允許同時輸入兩個以上的編碼信號，但只對其中優(yōu)先權(quán)最高的一個進行編碼。例：8線-3線優(yōu)先編碼器（設(shè)I7優(yōu)先權(quán)最高…I0優(yōu)先權(quán)最低）輸入輸出I0I1I2I3I4I5I6I7Y2Y1Y0XXXXXXX1111XXXXXX10110XXXXX100101XXXX1000100XXX10000011XX100000010X100000000110000000000第21頁/共85頁低電平實例：

74HC148第22頁/共85頁選通信號選通信號第23頁/共85頁附

加

輸

出

信

號為0時，電路工作無編碼輸入為0時，電路工作有編碼輸入YS:

選通輸出端S:

選通輸入端（使能端）YEX：輸出擴展端附加的功能端有：第24頁/共85頁輸入輸出1XXXXXXXX11111011111111111010XXXXXXX0000100XXXXXX01001100XXXXX011010100XXXX0111011100XXX01111100100XX011111101100X01111111101000111111111110第25頁/共85頁狀態(tài)11不工作01工作，但無輸入10工作，且有輸入00不可能出現(xiàn)附加輸出信號的狀態(tài)及含意控制端擴展功能舉例：例：用兩片8線-3線優(yōu)先編碼器

16線-4線優(yōu)先編碼器其中，的優(yōu)先權(quán)最高···第26頁/共85頁第27頁/共85頁（1）片工作時：（2）片不工作YS1=1S2=1YEX1=0（1）片輸入全1不工作時：YS1=0S2=0YEX1=1可編出

1111、1110、1101、1100、1011、1010、1001、1000此時，此時，Z3=1Z3=0（2）片工作可編出

0111、0110、0101、0100、0011、0010、0001、0000工作原理第28頁/共85頁4.3.2譯碼器一、二進制譯碼器例：3線—8線譯碼器輸入輸出A2A1A0Y7Y6Y5Y4Y3Y2Y1Y00000000000100100000010010000001000110000100010000010000101001000001100100000011110000000譯碼：將每個輸入的二進制代碼譯成對應(yīng)的輸出高、低電平信號。常用的有：二進制譯碼器，二-十進制譯碼器，顯示譯碼器等第29頁/共85頁真值表用電路進行實現(xiàn)

用二極管與門陣列組成的3線－8線譯碼器

邏輯表達式：101第30頁/共85頁集成譯碼器實例：74HC138低電平輸出附加控制端第31頁/共85頁74HC138的功能表：輸入輸出S1A2A1A00XXXX11111111X1XXX1111111110000111111101000111111101100101111101110011111101111010011101111101011101111110110101111111011101111111第32頁/共85頁利用附加控制端進行擴展例：用74HC138（3線—8線譯碼器）

4線—16線譯碼器第33頁/共85頁D3=1D3=0第34頁/共85頁二、二—十進制譯碼器將輸入BCD碼的10個代碼譯成10個高、低電平的輸出信號

BCD碼以外的偽碼，輸出均無低電平信號產(chǎn)生例：74HC42第35頁/共85頁三、用譯碼器設(shè)計組合邏輯電路1.基本原理

3位二進制譯碼器給出3變量的全部最小項;

。。。

n位二進制譯碼器給出n變量的全部最小項;

任意函數(shù) 將n位二進制譯碼輸出的最小項組合起來，可獲得任何形式的輸入變量不大于n的組合函數(shù)第36頁/共85頁2.舉例例：利用74HC138設(shè)計一個多輸出的組合邏輯電路，輸出邏輯函數(shù)式為：第37頁/共85頁四、顯示譯碼器1.七段字符顯示器如：第38頁/共85頁2.BCD七段字符顯示譯碼器 （代碼轉(zhuǎn)換器）7448輸入輸出數(shù)字A3A2A1A0YaYbYcYdYeYfYg字形000001111110100010110000200101101101300111111001401000110011501011011011601101011111701111110000810001111111910011110011101010000110111101100110011211000100011131101100101114111000011111511110000000第39頁/共85頁真值表卡諾圖第40頁/共85頁BCD－七段顯示譯碼器7448的邏輯圖第41頁/共85頁7448的附加控制信號：燈測試輸入當時，Ya~Yg全部置為1第42頁/共85頁7448的附加控制信號：滅零輸入當時時，則滅燈第43頁/共85頁7448的附加控制信號：滅燈輸入/滅零輸出輸入信號，稱滅燈輸入控制端：無論輸入狀態(tài)是什么，數(shù)碼管熄滅輸出信號，稱滅零輸出端：只有當輸入，且滅零輸入信號時，才給出低電平因此表示譯碼器將本來應(yīng)該顯示的零熄滅了第44頁/共85頁例：利用和的配合，實現(xiàn)多位顯示系統(tǒng)的滅零控制整數(shù)部分：最高位是0，而且滅掉以后，輸出作為次高位的輸入信號小數(shù)部分：最低位是0，而且滅掉以后，輸出作為次低位的輸入信號RBIRBORBIRBORBIRBO第45頁/共85頁4.3.3數(shù)據(jù)選擇器一、工作原理從一組數(shù)據(jù)中選擇一路信號進行傳輸?shù)碾娐?，稱為數(shù)據(jù)選擇器?？刂菩盘栞斎胄盘栞敵鲂盘?/p>

數(shù)據(jù)選擇器類似一個多路開關(guān)。選擇哪一路信號由相應(yīng)的一組控制信號控制。A0A1D3D2D1D0W第46頁/共85頁A1A0Y11XX0000D10001D11010D12011D13例：“雙四選一”，74HC153分析其中的一個“四選一”0110×××第47頁/共85頁例：用兩個“四選一”接成“八選一”當A2=0時，(1)部分電路工作，可在D0~D3種選擇某個數(shù)據(jù)；可在D4~D7中選擇某個數(shù)據(jù)。當A2=1時，(2)部分電路工作，“四選一”只有2位地址輸入，從四個輸入中選中一個“八選一”的八個數(shù)據(jù)需要3位地址代碼指定其中任何一個第48頁/共85頁二、用數(shù)據(jù)選擇器設(shè)計組合電路1.基本原理

具有n位地址輸入的數(shù)據(jù)選擇器，可產(chǎn)生任何形式的輸入變量不大于n+1的組合函數(shù)第49頁/共85頁例如：第50頁/共85頁4.3.4加法器輸入輸出ABSCO0000011010101101一、1位加法器1.半加器：不考慮來自低位的進位，將兩個1位的二進制數(shù)相加第51頁/共85頁2.全加器：將兩個1位二進制數(shù)及來自低位的進位相加輸入輸出CIABSCO000000011001010011011001010101110011111174LS18374HC183第52頁/共85頁全加和向高位的進位=1=1≥1≥1&&ABCISCO全加器邏輯電路第53頁/共85頁二、多位加法器1.串行進位加法器 優(yōu)點：簡單 缺點：慢第54頁/共85頁2.超前進位加法器74LS283基本原理：加到第i位的進位輸入信號是兩個加數(shù)第i位以前各位（0~j-1）的函數(shù)，可在相加前由A,B兩數(shù)確定。優(yōu)點：快，每1位的和及最后的進位基本同時產(chǎn)生。缺點：電路復(fù)雜。第55頁/共85頁第56頁/共85頁三、用加法器設(shè)計組合電路輸入輸出DCBAY3Y2Y1Y000000011000101000010010100110110010001110101100001101001011110101000101110011100基本原理：若能生成函數(shù)可變換成輸入變量與輸入變量相加若能生成函數(shù)可變換成輸入變量與常量相加例：將BCD的8421碼轉(zhuǎn)換為余3碼第57頁/共85頁Y=3X？D2D1D0思考：已知X是3位二進制數(shù)（其值小于等于5），試實現(xiàn)Y=3X并用7段數(shù)碼管進行顯示?第58頁/共85頁4.3.5數(shù)值比較器用來比較兩個二進制數(shù)的數(shù)值大小一、1位數(shù)值比較器

A,B比較有三種可能結(jié)果第59頁/共85頁二、多位數(shù)值比較器A2<B2A<BA0=B0A=BA0<B0A<BA0>B0A>B

比較兩個多位數(shù)A和B，需從高向低逐位比較。如兩個4位二進制數(shù)A3A2A1A0和B3B2B1B0進行比較：A3<B3A<BA3>B3A>B

A3=B3A2>B2A>B

A2=B2A1<B1A<BA1>B1A>B

A1=B1第60頁/共85頁第61頁/共85頁2.集成電路CC14585實現(xiàn)4位二進制數(shù)的比較第62頁/共85頁3.比較兩個8位二進制數(shù)的大小1第63頁/共85頁

以模塊化的組合邏輯單元電路為主構(gòu)成的組合邏輯電路稱為單元級組合邏輯電路。①進行邏輯抽象，列出邏輯真值表。②根據(jù)真值表，寫出相應(yīng)的邏輯函數(shù)表達式。③將邏輯函數(shù)表達式變換為適當?shù)男问?，以滿足組合邏輯單元電路芯片的輸入、輸出要求。④根據(jù)變換的邏輯函數(shù)表達式畫出邏輯電路連接圖。

（切記：組合邏輯單元電路的附加控制端的連接?。?/p>

單元級組合邏輯電路的設(shè)計方法分析過程一般按下列步驟進行：邏輯圖③②①④實際邏輯問題真值表邏輯表達式適當?shù)倪壿嫳磉_式變換第64頁/共85頁1.用譯碼器設(shè)計組合邏輯電路①寫出函數(shù)的標準與或表達式（最小項之和），并變換為與非-與非形式；②畫出用二進制譯碼器和與非門實現(xiàn)這些函數(shù)的接線圖。n線—2n線譯碼器有2n個代碼組合，包含了n變量函數(shù)的全部最小項。當譯碼器的使能端有效時，每個輸出（一般為低電平輸出）對應(yīng)相應(yīng)的最小項,即。因此只要將函數(shù)的輸入變量加至譯碼器的地址輸入端，并在輸出端輔以少量的門電路，便可以實現(xiàn)邏輯函數(shù)。一般步驟：第65頁/共85頁2.用數(shù)據(jù)選擇器設(shè)計組合邏輯電路因為任何組合邏輯函數(shù)總可以用最小項之和的標準形式構(gòu)成。所以，利用數(shù)據(jù)選擇器的輸入Di來選擇地址變量組成的最小項mi，可以實現(xiàn)任何所需的組合邏輯函數(shù)。

如果一個MUX的地址變量個數(shù)為n，則對這個2n選1的MUX的輸出具有標準與或表達式的形式。

若組合邏輯函數(shù)的輸入變量為K個，MUX的地址變量為n個，則有三種情況：K＝n、K>n、K<n。第66頁/共85頁①K＝n例：試用4選1數(shù)據(jù)選擇器74LS153實現(xiàn)如下邏輯函數(shù)的組合邏輯電路。解：邏輯函數(shù)變形為最小項之和形式比較可得：D0=0，D1=1，D2=1，D3=1第67頁/共85頁②K>n（K＝n+1）例：試用4選1數(shù)據(jù)選擇器74LS153實現(xiàn)如下邏輯函數(shù)的組合邏輯電路。解：邏輯函數(shù)變形為最小項之和形式比較可得：當A1A0＝AB時，D0=C，D1=1，D2=C，D3=1選地址A1A0=AB第68頁/共85頁練習：試用4選1數(shù)據(jù)選擇器74LS153實現(xiàn)如下邏輯函數(shù)的組合邏輯電路。第69頁/共85頁③K<n例：試用8選1數(shù)據(jù)選擇器74LS151實現(xiàn)如下邏輯函數(shù)的組合邏輯電路。解：邏輯函數(shù)變形為最小項之和形式比較可得：A2=0，A1=A，A0=BD0=0，D1=1，D2=1，D3=0D4=D5=D6=D7=0第70頁/共85頁3.用加法器設(shè)計組合邏輯電路例：試用4位超前進位加法器74LS283構(gòu)成4位減法器。

故B3B2B1B0的補碼可以利用非門求B3B2B1B0的反碼，利用低位進位輸入端CI接1實現(xiàn)B3B2B1B0的反碼加1。設(shè)被減數(shù)為A3A2A1A0

減數(shù)為B3B2B1B0A3A2A1A0－B3B2B1B0=A3A2A1A0+(B3B2B1B0)補=A3A2A1A0+[(B3B2B1B0)反+1]解：第71頁/共85頁單元級組合邏輯電路的分析方法1.以譯碼器、數(shù)據(jù)選擇器為核心的組合邏輯電路①寫出邏輯表達式；②列出真值表；③分析電路的邏輯功能。2.以優(yōu)先編碼器、超前進位加法器、數(shù)值比較器為核心的組合邏輯電路①列出邏輯真值表；②分析電路的邏輯功能。第72頁/共85頁例：分析下圖電路的邏輯功能。解：①邏輯表達式第73頁/共85頁②邏輯真值表③功能分析

此電路是1位加法器。A是低位的進位CI，B、C是兩個加數(shù)，Y1為加法器的和S，Y2為加法器向高位的進位CO。第74頁/共85頁例：分析下圖電路的