CIC積分梳狀濾波器的設(shè)計實用

會計學(xué)1CIC積分梳狀濾波器的設(shè)計實用1.課題的寫作目的和思路

本課題的任務(wù)就是了解CIC濾波器的基本原理、特點。對CIC濾波器出現(xiàn)的幾個問題給出了解決方案，以及對其進行改善。最后用采用QuartusII仿真軟件對三級CIC濾波器代碼進行測試仿真。第1頁/共11頁2.CIC濾波器的發(fā)展史

隨著信息時代和數(shù)字世界的到來，數(shù)字信號處理在通信、語音、圖像、自動控制、雷達、軍事、航空航天、醫(yī)療和家用電器等眾多領(lǐng)域得到了廣泛的應(yīng)用。在數(shù)字信號處理應(yīng)用中，數(shù)字濾波器十分重要并已獲得廣泛應(yīng)用。數(shù)字信號處理中多采樣率的應(yīng)用非常普遍,尤其在軟件無線電中應(yīng)用廣泛。CIC濾波器就是多采樣處理常用的器件之一。第2頁/共11頁3.CIC濾波器的簡單介紹

CIC（CascadedIntegralComb）抽取濾波器，最初由Hogenauer提出，因為它結(jié)構(gòu)簡單，而且實現(xiàn)時無需乘法器和系數(shù)的存儲，所以作為一種簡單有效的抽樣率轉(zhuǎn)換方法，CIC已被廣泛的應(yīng)用于通信和信號處理領(lǐng)域。CIC濾波器通常是由一個積分梳狀濾波器和一個抽取濾波器級聯(lián)組合而成，其中級聯(lián)的積分梳狀濾波器又分為積分部分和梳狀部分。

第3頁/共11頁4.濾波器設(shè)計時遇到的問題與改進在DSP設(shè)計中，幾乎都會面對如何解決溢出問題，CIC濾波器設(shè)計也不例外。擴展表示精度可以解決寄存器溢出問題。該辦法有一個缺點是濾波器各階段信號表示精度需要擴展，從而造成部分寄存器浪費。CIC濾波器的阻帶衰減和過渡帶特性不是很好，可以通過級聯(lián)的方法來實現(xiàn)加大過渡帶和阻帶的衰減，還可以通過在CIC濾波器后加補償濾波器的方法來實現(xiàn)對CIC濾波器性能的改進。第4頁/共11頁5.VerilogHDL代碼實現(xiàn)

VerilogHDL是一種硬件描述語言，用它可以表示邏輯電路圖、邏輯表達式，還可以表示數(shù)字邏輯系統(tǒng)所完成的邏輯功能。它是由GDA公司的PhilMoorby在1983年末首創(chuàng)的，最初只設(shè)計了一個仿真與驗證工具，之后又陸續(xù)開發(fā)了相關(guān)的故障模擬與時序分析工具。第5頁/共11頁

VerilogHDL開發(fā)流程如下圖：設(shè)計規(guī)范文本編輯功能仿真邏輯綜合布局布線時序仿真編程下載第6頁/共11頁6.仿真綜合

QuartusII是Altera公司的綜合性PLD開發(fā)軟件，支持原理圖、VHDL、VerilogHDL以及AHDL（AlteraHardwareDescriptionLanguage）等多種設(shè)計輸入形式，內(nèi)嵌自有的綜合器以及仿真器，可以完成從設(shè)計輸入到硬件配置的完整PLD設(shè)計流程。

QuartusII通過和DSPBuilder工具與Matlab/Simulink相結(jié)合，可以方便地實現(xiàn)各種DSP應(yīng)用系統(tǒng)；支持Altera的片上可編程系統(tǒng)（SOPC）開發(fā)，集系統(tǒng)級設(shè)計、嵌入式軟件開發(fā)、可編程邏輯設(shè)計于一體，是一種綜合性的開發(fā)平臺。第7頁/共11頁用QuartusII對三級濾波器進行仿真，得出波形第8頁/共11頁從波形中可以看出輸入X_in=100,ComReg0[0]=496000,ComReg1[0]=496000,ComReg2[0]=0,ComReg3[0]=0,y_out=0.2.輸入X_in為100,ComReg0[0]=4166400，ComReg1[0]=4166400，ComReg2[0]=496000,ComReg3[0]=0,y_out=0.3.輸入X_in為100,ComReg0[0]=14288000,ComReg1[0]