任務十六進制計數(shù)器

任務十六進制計數(shù)器第一頁，共三十五頁，2022年，8月28日1.六進制加計數(shù)器的設計與調試2.十六進制遞加計數(shù)器的設計與調試3.十六進制遞減計數(shù)器的設計與調試工作任務第二頁，共三十五頁，2022年，8月28日能力目標能夠根據(jù)任務要求合理選用集成芯片能夠利用觸發(fā)器設計二進制、非二進制計數(shù)器能夠對電路的故障現(xiàn)象進行分析判斷并加以解決第三頁，共三十五頁，2022年，8月28日知識目標時序邏輯電路的定義、分類時序邏輯電路的分析方法計數(shù)器的功能、分類利用觸發(fā)器實現(xiàn)計數(shù)器的方法第四頁，共三十五頁，2022年，8月28日

時序邏輯電路：任一時刻的輸出信號不僅取決于該時刻的輸入信號，而且還與電路原來的狀態(tài)有關。它由組合邏輯電路和存儲電路組成。時序邏輯電路的組成存儲電路組合邏輯門電路…………x1xnz1zmq1qjy1yk第五頁，共三十五頁，2022年，8月28日邏輯關系：輸出方程驅動方程狀態(tài)方程存儲電路組合邏輯電路…………x1xnz1zmq1qjy1yk第六頁，共三十五頁，2022年，8月28日時序邏輯電路的分類1.按照觸發(fā)器的觸發(fā)方式?jīng)]有統(tǒng)一的時鐘脈沖信號，各觸發(fā)器狀態(tài)的變化不是同時發(fā)生，而是有先有后。同步時序邏輯電路異步時序邏輯電路所有觸發(fā)器的狀態(tài)變化都是在同一時鐘信號作用下同時發(fā)生的。第七頁，共三十五頁，2022年，8月28日CP1JC11K1JC11K1JC11K&FF1FF0FF2ZQ2Q1Q01JC11K1JC11K1JC11K&&FF1FF0FF2ZCPQ2Q1Q0同步時序邏輯電路異步時序邏輯電路同一個CP不是同一個CP第八頁，共三十五頁，2022年，8月28日輸出狀態(tài)僅與存儲電路的狀態(tài)Q有關，而與輸入X無直接關系或者沒有單獨的輸出。2.按照輸出信號的特點米里（Mealy）型

摩爾（Moore）型

輸出狀態(tài)不僅與存儲電路的狀態(tài)Q有關，而且與外部輸入X也有關。第九頁，共三十五頁，2022年，8月28日就是根據(jù)給定的時序邏輯電路圖，找出該時序邏輯電路在輸入信號及時鐘信號作用下，電路的狀態(tài)及輸出的變化規(guī)律，分析出邏輯功能。時序邏輯電路的分析第十頁，共三十五頁，2022年，8月28日時序邏輯電路分析方法步驟1步驟2步驟3步驟4步驟5寫出狀態(tài)方程寫驅動方程、時鐘方程寫出次態(tài)卡諾圖、輸出卡諾圖寫出輸出方程狀態(tài)轉換真值表、轉換圖、波形圖步驟6分析邏輯功能第十一頁，共三十五頁，2022年，8月28日時序邏輯電路的分析請仔細閱讀書本例題P143例3.5；同桌二人就以下問題展開討論：什么樣的電路是同步時序邏輯電路？按什么步驟來寫狀態(tài)方程？根據(jù)什么來畫次態(tài)卡諾圖？如何保證狀態(tài)轉換圖應包含所有狀態(tài)？本例中CP信號是

有效的信號？（高電平/低電平/上升沿/下降沿）在此例分析中，共有幾個步驟？你覺得不易掌握的是哪一步驟？第十二頁，共三十五頁，2022年，8月28日例：分析下圖所示異步時序電路的邏輯功能。解：①求驅動方程（摩爾型）CP1JC11KFF1Q1Q11JC11KFF2&Q2Q21JC11KFF0Q0Q0CP0CP1CP2第十三頁，共三十五頁，2022年，8月28日②求狀態(tài)方程③列狀態(tài)表000001010011100101110111000100001010000001100110第十四頁，共三十五頁，2022年，8月28日④畫狀態(tài)圖100Q2Q1Q0111110101011010001000⑤邏輯功能分析分析得：該電路是一個異步五進制（模5）加法計數(shù)器電路，且電路具有自啟動功能。第十五頁，共三十五頁，2022年，8月28日自啟動閉合回路中的為“有效狀態(tài)”

當電路處于任一無效狀態(tài)時，若能在時鐘信號作用下進入有效狀態(tài)，稱該電路具有自啟動能力；否則，該電路無自啟動能力。000001010101QQQ210100110011111閉合回路外的為“無效狀態(tài)”第十六頁，共三十五頁，2022年，8月28日六進制加計數(shù)器的設計與調試計數(shù)器：能夠記憶輸入脈沖個數(shù)的電路稱為計數(shù)器。計數(shù)器是一個周期性的時序電路，其狀態(tài)圖為閉合環(huán)，閉合環(huán)循環(huán)一次所需要的時鐘脈沖的個數(shù)稱為計數(shù)器的模值M。由n個觸發(fā)器構成的計數(shù)器，其模值M一般應滿足2n-1＜M≤2n。第十七頁，共三十五頁，2022年，8月28日六進制加計數(shù)器的設計與調試計數(shù)器有許多不同的類型：

①按時鐘控制方式來分，有異步、同步兩大類；②按計數(shù)過程中數(shù)值的增減來分，有加法、減法、可逆計數(shù)器三類；③按模值來分，有二進制、非二進制。模值M=2n時為二進制，模值M<2n時為非二進制十進值和任意進制計數(shù)器屬于非二進制第十八頁，共三十五頁，2022年，8月28日六進制加計數(shù)器的設計與調試非二進制計數(shù)器的設計時序電路分析的逆過程第十九頁，共三十五頁，2022年，8月28日時序邏輯電路的設計方法步驟1步驟2步驟3步驟4步驟5步驟6確定觸發(fā)器的個數(shù)選擇狀態(tài)編碼畫狀態(tài)轉換圖寫狀態(tài)方程和輸出方程寫出驅動方程畫邏輯電路圖檢查能否自啟動第二十頁，共三十五頁，2022年，8月28日用JK觸發(fā)器設計同步六進制加計數(shù)器設計方案參考

第二十一頁，共三十五頁，2022年，8月28日①確定觸發(fā)器個數(shù)n

（原則：，M是計數(shù)器的模）

M=6，故n=3，取3個觸發(fā)器用JK觸發(fā)器設計同步六進制加計數(shù)器第二十二頁，共三十五頁，2022年，8月28日②選擇狀態(tài)編碼，畫出狀態(tài)轉換圖六進制加計數(shù)器有六個狀態(tài)S0=000,S1=001，S2=010，S3=011，S4=100，S5=101，而110、111為無效狀態(tài)；由S5→S0狀態(tài)時，產生進位C=1

用JK觸發(fā)器設計同步六進制加計數(shù)器10000C0000010100111001010畫出狀態(tài)轉換圖第二十三頁，共三十五頁，2022年，8月28日③求出狀態(tài)方程、輸出方程用JK觸發(fā)器設計同步六進制加計數(shù)器

第二十四頁，共三十五頁，2022年，8月28日用JK觸發(fā)器設計同步六進制加計數(shù)器輸出方程：

第二十五頁，共三十五頁，2022年，8月28日④寫出驅動方程:用JK觸發(fā)器設計同步六進制加計數(shù)器

第二十六頁，共三十五頁，2022年，8月28日⑤根據(jù)驅動方程、輸出方程畫出邏輯電路圖用JK觸發(fā)器設計同步六進制加計數(shù)器第二十七頁，共三十五頁，2022年，8月28日⑥檢查能否自啟動將兩個無效狀態(tài)110、111分別代入狀態(tài)方程和輸出方程，得到狀態(tài)轉換圖如下：用JK觸發(fā)器設計同步六進制加計數(shù)器1010000C0000010100111001010110111此六進制計數(shù)器可從無效狀態(tài)進入有效狀態(tài)，故具有自啟動功能第二十八頁，共三十五頁，2022年，8月28日六進制加計數(shù)器的調試

操作步驟1畫出電路接線圖進行接線，并將CP脈沖接實驗箱上的單次脈沖源，Q1、Q2、Q3分別接邏輯電平指示燈第二十九頁，共三十五頁，2022年，8月28日

操作步驟2六進制加計數(shù)器的調試依次送入單次脈沖觀察電路輸出的邏輯電平指示燈的變化，將狀態(tài)轉換真值表填寫完整輸入脈沖CPQ3Q2Q1第三十頁，共三十五頁，2022年，8月28日六進制加計數(shù)器的調試

操作步驟3

根據(jù)邏輯電平指示燈的變化，畫出狀態(tài)轉換圖第三十一頁，共三十五頁，2022年，8月28日

操作步驟4將計數(shù)器的CP脈沖和高位輸出端Q3分別與雙蹤示波器的兩路信號輸入端相連，觀察示波器的波形變化，畫出波形圖六進制加計數(shù)器的調試第三十二頁，共三十五頁，2022年，8月28日討論交流利用觸發(fā)器設計非二進制計數(shù)器的設計方法、調試方法第三十三頁，共三十五頁，2022年，8月28日十六進制遞加計數(shù)器的設計與調試常規(guī)異步電路的設計思想：若是一個n位計數(shù)器有n個觸發(fā)器：Q0，Q1，……Qn，將輸入脈沖CP的跳變作為Q0的觸發(fā)信號，將Q0的跳變作為Q1的觸發(fā)信號，將Q1的跳變作為Q2的觸發(fā)信號……將Qn-1的跳變作為Qn的觸發(fā)信號。第三十四頁，共三十五頁，2022年，8月28日十六進制遞加計數(shù)器的設計與調試十六進制遞加計數(shù)器狀態(tài)轉換