CH5-存儲(chǔ)器系統(tǒng)-陳裕國(guó)

第5章存儲(chǔ)器系統(tǒng)5.1存儲(chǔ)器概述5.2隨機(jī)存取存儲(chǔ)器RAM5.3只讀存儲(chǔ)器5.4高速緩沖存儲(chǔ)器思考題、作業(yè)題5.1存儲(chǔ)器概述存儲(chǔ)器是計(jì)算機(jī)中實(shí)現(xiàn)記憶功能的部件，用于存放程序和數(shù)據(jù)。

5.1.1

存儲(chǔ)器系統(tǒng)的一般概念 5.1.2

半導(dǎo)體存儲(chǔ)器及其分類 5.1.3

半導(dǎo)體存儲(chǔ)器的主要技術(shù)指標(biāo)返回1.微型機(jī)的存儲(chǔ)系統(tǒng)將兩個(gè)或兩個(gè)以上速度、容量和價(jià)格各不相同的存儲(chǔ)器用硬件、軟件或軟硬件相結(jié)合的方法組織起來這樣就構(gòu)成了計(jì)算機(jī)的存儲(chǔ)系統(tǒng)。系統(tǒng)的存儲(chǔ)速度接近最快的存儲(chǔ)器，存儲(chǔ)容量接近最大的存儲(chǔ)器。接下頁(yè)現(xiàn)代微機(jī)系統(tǒng)的存儲(chǔ)器層次結(jié)構(gòu)存儲(chǔ)器是用來存儲(chǔ)信息的部件。存儲(chǔ)器的三級(jí)結(jié)構(gòu):Cache容量小(幾百KB）,速度與CPU相當(dāng)主存容量大（256MB~512MB)，速度比Cache慢外存容量大(40~80GB），速度慢接下頁(yè)微型機(jī)的存儲(chǔ)系統(tǒng)Cache存儲(chǔ)系統(tǒng)解決速度問題虛擬存儲(chǔ)系統(tǒng)解決容量問題高速緩沖存儲(chǔ)器(快存)主存儲(chǔ)器(內(nèi)存)主存儲(chǔ)器(內(nèi)存)磁盤存儲(chǔ)器(外存)接下頁(yè)存儲(chǔ)器的層次結(jié)構(gòu)微機(jī)擁有不同類型的存儲(chǔ)部件(多層/多級(jí)結(jié)構(gòu))，由上至下容量越來越大，但速度越來越慢。寄存器堆高速緩存主存儲(chǔ)器聯(lián)機(jī)外存儲(chǔ)器脫機(jī)外存儲(chǔ)器快慢小大容量速度CPU內(nèi)核接下頁(yè)兩大類——內(nèi)存、外存內(nèi)存/主存——存放當(dāng)前運(yùn)行的程序和數(shù)據(jù)。特點(diǎn)：存取速度快、容量小、隨機(jī)存取、CPU可直接訪問。材料：通常由半導(dǎo)體存儲(chǔ)器構(gòu)成。分類：RAM、ROM。外存/輔存——存放非當(dāng)前使用的程序和數(shù)據(jù)。特點(diǎn)：存取速度慢、容量大、順序存取/塊存取、需調(diào)入內(nèi)存后CPU才能訪問。材料：通常由磁、光存儲(chǔ)器構(gòu)成，也可以由半導(dǎo)體存儲(chǔ)器構(gòu)成。分類：磁盤、磁帶、CD-ROM、DVD-ROM、固態(tài)盤、U盤。接下頁(yè)2.存儲(chǔ)系統(tǒng)的主要性能指標(biāo)存儲(chǔ)容量（S）（字節(jié)、千字節(jié)、兆字節(jié)等）存取時(shí)間（T）（與系統(tǒng)命中率有關(guān)）命中率（H）T=H*T1+（1-H）*T2單位容量?jī)r(jià)格（C）訪問效率（e）返回1）按與CPU的耦合關(guān)系分：內(nèi)存（通過系統(tǒng)總線與CPU相連）；外存

（通過I/O接口電路與CPU相連，I/O接口電路通過系統(tǒng)總線與CPU相連）。

2）按存儲(chǔ)元件材料分:半導(dǎo)體存儲(chǔ)器、磁存儲(chǔ)器和光存儲(chǔ)器。半導(dǎo)體存儲(chǔ)器因其存取速度快、集成度高、功耗小、價(jià)格低，因此常用作內(nèi)存。5.1.2半導(dǎo)體存儲(chǔ)器及其分類接下頁(yè)一、存儲(chǔ)器分類返回存儲(chǔ)器內(nèi)存（半導(dǎo)體）RAM

（隨機(jī)）

ROM只讀SRAM（靜態(tài)隨機(jī)存儲(chǔ)器）DRAM（動(dòng)態(tài)隨機(jī)存儲(chǔ)器）EPROM（光擦除只讀存儲(chǔ)器）

EEPROM（電擦除只讀存儲(chǔ)器）(硬盤,光盤,軟盤，U盤….)

PROM（熔絲一次成型存儲(chǔ)器）外存

也稱讀寫存儲(chǔ)器，簡(jiǎn)稱RAM。分靜態(tài)RAM和動(dòng)態(tài)RAM。

特點(diǎn)：CPU既可讀出其數(shù)據(jù)也可寫入數(shù)據(jù)，但其保存的信息斷電后丟失。常用于存放中間結(jié)果或用戶應(yīng)用程序

靜態(tài)RAM（SRAM

）：存儲(chǔ)記憶單元由R-S觸發(fā)器實(shí)現(xiàn)，在有電源的條件下，存入的數(shù)據(jù)可一直保存。

動(dòng)態(tài)RAM（DRAM

）：存儲(chǔ)記憶單元由電容實(shí)現(xiàn)，電容電荷易泄漏，須定時(shí)刷新（補(bǔ)充泄漏的電荷）。因此，DRAM與SRAM比較，集成度高，功耗小，但要增加刷新操作，使用較復(fù)雜。小系統(tǒng)時(shí)多使用SRAM；大系統(tǒng)則多使用DRAM。隨機(jī)存取存儲(chǔ)器(RAM)返回

簡(jiǎn)稱ROM。

特點(diǎn)：CPU只能讀出其數(shù)據(jù)不能寫入新數(shù)據(jù)，或可以寫入但寫入速度很慢（相對(duì)于讀出）。其保存的信息斷電后不丟失。常用于存放固定的程序或參數(shù)表，如微機(jī)開機(jī)的引導(dǎo)程序等。

不同類型的ROM，數(shù)據(jù)的寫入方式不同：

1）生產(chǎn)時(shí)寫入內(nèi)容——掩模ROM 2）由用戶編程寫入（只能一次）——PROM3）由特定電路（寫入器）寫入——EPROM4）電寫入及電擦除——EEPROM5）由外部邏輯電壓寫入及擦除——FlashMemory（閃存）只讀存儲(chǔ)器（ROM）返回

1．存儲(chǔ)容量

——所能存儲(chǔ)的二進(jìn)制數(shù)據(jù)的位數(shù)。

對(duì)于一塊存儲(chǔ)芯片存儲(chǔ)容量＝存儲(chǔ)單元數(shù)M×每單元數(shù)據(jù)位數(shù)N如：芯片有2048個(gè)單元，每單元存放8位二進(jìn)制數(shù)，則容量為2048×8位=2K×8位=2KB=16K位

簡(jiǎn)化表示： 1024×8＝1KB 1024×1KB＝1MB 1024×1MB＝1GB

2．存取時(shí)間

——芯片從接收到讀/寫信號(hào)到完成讀出或?qū)懭氩僮魉璧臅r(shí)間。

3．其他指標(biāo)

——集成度、功耗、可靠性、價(jià)格等。5.1.3半導(dǎo)體存儲(chǔ)器的主要技術(shù)指標(biāo)返回5.2隨機(jī)存取存儲(chǔ)器RAM

5.2.1

靜態(tài)隨機(jī)存取存儲(chǔ)器SRAM

1.6264芯片引腳及其功能

2.6264的工作過程

3.SRAM芯片的應(yīng)用 5.2.2

動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器DRAM 5.2.3

存儲(chǔ)器擴(kuò)展技術(shù)返回靜態(tài)存儲(chǔ)器（SRAM）材料：用雙穩(wěn)態(tài)觸發(fā)器存儲(chǔ)信息。特點(diǎn)：速度快（<5ns）、不需刷新、外圍電路比較簡(jiǎn)單、但集成度低(存儲(chǔ)容量小，約1Mbit/片)、功耗大。應(yīng)用：在PC機(jī)中，SRAM被廣泛地用作高速緩沖存儲(chǔ)器Cache。容量與地址線數(shù)關(guān)系：對(duì)容量=M*N的SRAM芯片，其地址線數(shù)=㏒2M；數(shù)據(jù)線數(shù)=N。反之，若SRAM芯片的地址線數(shù)為K，則可以推斷其單元數(shù)為2K個(gè)。接下頁(yè)Q1、Q2組成一個(gè)R-S觸發(fā)器，Q3、Q4作為負(fù)載電阻，Q5、Q6作為控制門（X向譯碼）。

注意：若雙向譯碼，還需增加Q7、Q8作為控制門（Y向譯碼）?；敬鎯?chǔ)電路-

6管靜態(tài)存儲(chǔ)電路:存儲(chǔ)1個(gè)二進(jìn)制位（1）寫入時(shí)

地址選擇線=1由數(shù)據(jù)I/O線輸入。若I/O=1，使Q2導(dǎo)通，Q1截止，A=1，B=0。

（2）讀出時(shí)

地址選擇線=1A、B點(diǎn)信號(hào)由Q5、Q6送出到數(shù)據(jù)I/O線上。若A=1，B=0，則I/O=1。返回接下頁(yè)SRAM6264芯片邏輯符號(hào)6264

A12-A0CS1CS2D7-D0OEWE138接下頁(yè)6264芯片的主要引線地址線：A0～A12數(shù)據(jù)線：D0～D7輸出允許信號(hào)：OE寫允許信號(hào)：WE選片信號(hào)：CS1、CS2(一般CS2

=1)接下頁(yè)6264的工作方式和工作過程方式操作

000

非法不允許WE與OE同時(shí)為低電平

010讀出從RAM中讀出數(shù)據(jù)

001寫入將數(shù)據(jù)寫入RAM中

011選中6264內(nèi)部I/O三態(tài)門均處于高阻1×

×未選中6264內(nèi)部I/O三態(tài)門均處于高阻工作方式表返回存儲(chǔ)器讀時(shí)序圖WE為高電平

有效數(shù)據(jù)

指定地址接下頁(yè)存儲(chǔ)器寫時(shí)序圖

有效數(shù)據(jù)指定地址A0-A12(A19)返回3.SRAM芯片的應(yīng)用

8088總線信號(hào)8088總線A19-A0A15-A0MEMR、MEMWIOR、IOW存儲(chǔ)器輸入/輸出RD、WR接下頁(yè)接下頁(yè)6264芯片與系統(tǒng)的連接--類比居民小區(qū)尋找10-508A0A12???WEOECS1CS2???A0A12MEMWMEMR譯碼電路D0~D7??????低位地址信號(hào)A13???6264(1)8088系統(tǒng)A19D0~D7+5V8088最小模式系統(tǒng)總線存儲(chǔ)總線6264(n)Y0Yn??????內(nèi)存片外地址片內(nèi)地址片內(nèi)地址片外地址高位地址信號(hào)接下頁(yè)譯碼電路作用:

將輸入的一組二進(jìn)制編碼變換為一個(gè)特定的控制信號(hào)，即：將輸入的一組高位地址信號(hào)通過變換，產(chǎn)生一個(gè)有效的控制信號(hào)，用于選中某一個(gè)存儲(chǔ)器芯片，從而確定該存儲(chǔ)器芯片在內(nèi)存中的地址范圍。組成:

它可用普通的邏輯芯片或?qū)ｉT的譯碼器實(shí)現(xiàn)。存儲(chǔ)器地址譯碼方法:根據(jù)存儲(chǔ)器的片選信號(hào)譯碼（1）線選法:從高位選擇幾條地址線（2）全譯碼法:高位全部參加譯碼（3）部分譯碼:高位地址線部分參加譯碼接下頁(yè)（1）全譯碼法

片內(nèi)尋址未用的全部高位地址線都參加譯碼，譯碼輸出作為片選信號(hào)。全譯碼的優(yōu)點(diǎn)是每個(gè)芯片的地址范圍是唯一確定，而且各片之間是連續(xù)的。缺點(diǎn)是譯碼電路比較復(fù)雜。（2）部分譯碼

用片內(nèi)尋址外的高位地址的一部分譯碼產(chǎn)生片選信號(hào)。部分譯碼優(yōu)點(diǎn)是較全譯碼簡(jiǎn)單，但缺點(diǎn)是存在地址重疊區(qū)。（3）線選法

高位地址線不經(jīng)過譯碼，直接（或經(jīng)反相器）分別接各存儲(chǔ)器芯片的片選端來區(qū)別各芯片的地址。它的優(yōu)點(diǎn)是電路最簡(jiǎn)單,但缺點(diǎn)是也會(huì)造成地址重疊，且各芯片地址不連續(xù)。三種譯碼方式返回全地址譯碼用全部的高位地址信號(hào)作為譯碼信號(hào)，使得存儲(chǔ)器芯片的每一個(gè)單元都占據(jù)一個(gè)唯一的內(nèi)存地址。存儲(chǔ)器芯片譯碼器低位地址全部高位地址全部地址片選信號(hào)A0Ax存儲(chǔ)器芯片

優(yōu)點(diǎn)是每個(gè)芯片的地址范圍是唯一確定，而且各片之間是連續(xù)的。缺點(diǎn)是譯碼電路比較復(fù)雜?！马?yè)全譯碼下頁(yè)地址邏輯:(A19A18A17A16A15A14A13

)

&(A12A11~A0)有效值：0011111XX…X最小地址：001111100…0(3E000H)最大地址：001111111…1(3FFFFH)

使用全部的20根地址線，存儲(chǔ)器芯片上的每一個(gè)單元在整個(gè)地址空間上具有唯一地址。全譯碼返回地址邏輯:(A19A18A17A16A15A14A13

)

&(A12A11~A0)有效值：0011111XX…X最小地址：001111100…0(3E000H)最大地址：001111111…1(3FFFFH)使能輸入輸出G1G2CBAY7~Y0X1

XXXY=101

XXXY=110iYi=0其余Y=174LS138三八譯碼器真值表全譯碼返回74LS138三八譯碼器真值表

G1CBAY7～Y0有效輸出00100011111110Y000100111111101Y100101011111011Y200101111110111Y300110011101111Y400110111011111Y500111010111111Y600111101111111Y7其他值×××11111111無效部分地址譯碼用部分高位地址信號(hào)（而不是全部）作為譯碼信號(hào)，使得被選中得存儲(chǔ)器芯片占有幾組不同的地址范圍。存儲(chǔ)器芯片譯碼器低位地址部分高位地址全部地址片選信號(hào)A0Ax存儲(chǔ)器芯片部分譯碼較全譯碼簡(jiǎn)單，但存在地址重疊區(qū)。……下頁(yè)部分譯碼返回使用部分20根地址線，存儲(chǔ)器芯片上的單元在整個(gè)地址空間上具有重疊地址。地址線:A19A18A17A16

A15A14A13

A12A11~A0有效值：1x1x111XX…X地址范圍1：當(dāng)A19A18A17A16=1010，AE000H~AFFFFH地址范圍2：當(dāng)A19A18A17A16=1011，BE000H~BFFFFH地址范圍3：當(dāng)A19A18A17A16=1110，EE000H~EFFFFH地址范圍4：當(dāng)A19A18A17A16=1111，F(xiàn)E000H~FFFFFH線選地址譯碼高位地址線不經(jīng)過譯碼，直接（或經(jīng)反相器）分別接各存儲(chǔ)器芯片的片選端來區(qū)別各芯片的地址。存儲(chǔ)器芯片低位地址高位地址全部地址片選信號(hào)A0Ax存儲(chǔ)器芯片也會(huì)造成地址重疊，且各芯片地址不連續(xù)?！祷?.結(jié)構(gòu)特點(diǎn)：

基本存儲(chǔ)電路由MOS管和電容構(gòu)成。外圍電路：行、列地址譯碼，行、列地址鎖存，讀/寫控制等

2.DRAM典型芯片：使用動(dòng)態(tài)RAM芯片，必須有輔助電路提供行/列地址選通信號(hào)，將CPU送出的地址分為行/列地址，以及刷新等，因此一般小系統(tǒng)中不使用。3.DRAM刷新4.內(nèi)存條5.2.2動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器DRAM返回1基本存儲(chǔ)單元（1bit)結(jié)構(gòu)MOS管T＋電容Cs

寫：地址控制數(shù)據(jù)由Cs維持信息DRAM基本存儲(chǔ)單元返回寫讀Vcd“H”

讀：地址控制數(shù)據(jù)

Cs放電Cd(寄生)2特點(diǎn)需要刷新容量大輔助電路復(fù)雜2164數(shù)據(jù)線：DI數(shù)據(jù)輸入

DO數(shù)據(jù)輸出地址線：A7~A0，分時(shí)復(fù)用控制線：

RAS行地址鎖存：A7~A0=行地址

CAS列地址鎖存：A7~A0=列地址

WE寫使能。DRAM典型芯片下頁(yè)DRAM典型芯片返回寫

Do

讀

行地址和行控制有效寫使能和外部數(shù)據(jù)有效列地址和列控制有效寫結(jié)束2164時(shí)序刷新的必要性：由DRAM的存儲(chǔ)機(jī)制決定。刷新周期性：整片刷新的時(shí)間間隔－－刷新周期。CPU訪問期間不能刷新。刷新方法：集中刷新：分散刷新：異步刷新刷新控制信號(hào)：只用RAS行信號(hào)的刷新：同時(shí)刷新一行。需要外部地址計(jì)數(shù)器產(chǎn)生行刷新地址。自動(dòng)刷新：需要刷新時(shí)，顛倒RAS和CAS的時(shí)序，內(nèi)部產(chǎn)生行刷新地址，進(jìn)行刷新。DRAM刷新返回CPU訪問DRAM刷新t1t2t3t4t5t6t7t8t9

內(nèi)存條是將若干片大容量的DRAM芯片設(shè)計(jì)并組裝在一個(gè)條形的印制電路板上，板上集成了動(dòng)態(tài)刷新電路，使之兼有動(dòng)態(tài)和靜態(tài)RAM的優(yōu)點(diǎn)。內(nèi)存條配有標(biāo)準(zhǔn)的單、雙邊沿連接引腳，使用時(shí)只需將內(nèi)存條插在主板的內(nèi)存條插座上即可。168線的雙列直插式內(nèi)存條，數(shù)據(jù)寬度達(dá)64位，可單條使用，是目前微機(jī)上主要采用的內(nèi)存條。

內(nèi)存條的構(gòu)成（1）內(nèi)存芯片（2）橋路電阻：進(jìn)行阻抗匹配和信號(hào)衰減（3）電容：用于濾除高頻干擾（4）EEPROM：PC100、PC133等SDRAM以后的產(chǎn)品中才有EEPROM（2KB），存放著內(nèi)存的速度、容量、電壓等基本參數(shù)，稱為SPD參數(shù)，便于主板自動(dòng)識(shí)別。內(nèi)存條下頁(yè)常見DRAM的種類：(1)SDRAM——它在1個(gè)CPU時(shí)鐘周期內(nèi)可完成數(shù)據(jù)的訪問和刷新，即可與CPU的時(shí)鐘同步工作。SDRAM的工作頻率目前最大可達(dá)150MHz，存取時(shí)間約為5～10ns，最大數(shù)據(jù)率為150MB/s。(2)RDRAM——由Rambus公司所開發(fā)的高速DRAM。其最大數(shù)據(jù)率可達(dá)1.6GB/s。(3)DDRDRAM——是對(duì)SDRAM的改進(jìn)，它在時(shí)鐘的上升沿和下降沿都可以傳送數(shù)據(jù)，其數(shù)據(jù)率可達(dá)200~800MB/s。

……DRAM的3個(gè)特性：(1)可讀可寫非破壞性讀出，寫入時(shí)覆蓋原內(nèi)容。(2)隨機(jī)存取存取任一單元所需的時(shí)間相同。(3)易失性（揮發(fā)性）當(dāng)斷電后，存儲(chǔ)器中的內(nèi)容立即消失。返回5.2.3存儲(chǔ)器擴(kuò)展技術(shù)位擴(kuò)展——擴(kuò)展每個(gè)存儲(chǔ)單元的位數(shù)(擴(kuò)展寬度)字?jǐn)U展——擴(kuò)展存儲(chǔ)單元的個(gè)數(shù)(擴(kuò)展長(zhǎng)度)字位擴(kuò)展——兩者的綜合(擴(kuò)展寬度和長(zhǎng)度)用多片存儲(chǔ)芯片構(gòu)成一個(gè)需要的內(nèi)存空間，它們?cè)谡麄€(gè)內(nèi)存中占據(jù)不同的地址范圍，任一時(shí)刻僅有1片（或1組）被選中。假設(shè)擴(kuò)展同種芯片，則需要的芯片：總片數(shù)＝總?cè)萘?（容量/片）………………位擴(kuò)展字?jǐn)U展字位擴(kuò)展返回位擴(kuò)展存儲(chǔ)器芯片的存儲(chǔ)容量等于M

×

N

：

單元數(shù)M（=2K）

×每單元的位數(shù)N當(dāng)構(gòu)成內(nèi)存的存儲(chǔ)芯片的字長(zhǎng)

<內(nèi)存單元的字長(zhǎng)時(shí)，就要進(jìn)行位擴(kuò)展，使每個(gè)單元的字長(zhǎng)滿足要求。8088的內(nèi)存單元的字長(zhǎng)=8。字節(jié)數(shù)字長(zhǎng)…位擴(kuò)展下頁(yè)2114（1）A9～A0I/O4～I(xiàn)/O1片選D3～D0D7～D4A9～A02114（2）A9～A0I/O4～I(xiàn)/O1CECE10441位擴(kuò)展例1:

把兩片SRAM2114,其容量=1K4=210

4擴(kuò)展為1KB=1K8

(1)

多個(gè)位擴(kuò)充的存儲(chǔ)芯片的數(shù)據(jù)線連接于系統(tǒng)數(shù)據(jù)總線的不同位數(shù),其它連接都一樣;

(2)

這些芯片應(yīng)被看作是一個(gè)整體,常被稱為“芯片組”,它們應(yīng)同時(shí)選中,一起進(jìn)行讀或?qū)?兩個(gè)芯片可看作為一個(gè)整體的“芯片組”下頁(yè)位擴(kuò)展例2：用8片容量為64Kx1的2164A芯片構(gòu)成

64KB=64Kx8存儲(chǔ)器,64Kx1的2164A

芯片需8片構(gòu)成64Kx8=64KB2164A（1）DBABD0D1D7A0~A7…MEMW行選列選A0~A15D0~D7A0~A7A0~A7A0~A7A8~A15A0~A7A8~A15WERASCASA0~A7A8~A1564Kx

864Kx164Kx164Kx12164A（2）2164A（8）一個(gè)整體的“芯片組”LS158二選一…如何實(shí)現(xiàn)？返回字?jǐn)U展特點(diǎn):

地址空間的擴(kuò)展。芯片每個(gè)單元中的字長(zhǎng)滿足，但單元數(shù)不滿足。擴(kuò)展原則：每個(gè)芯片的地址線、數(shù)據(jù)線、控制線并聯(lián)，僅片選端分別引出，以實(shí)現(xiàn)每個(gè)芯片占據(jù)不同的地址范圍。注意：實(shí)際上前面講授SRAM擴(kuò)展時(shí)已介紹了…字?jǐn)U展下頁(yè)A0～A10DBABD0～D7A0~A10R/WCS2K×8D0～D7A0～A102K×8D0～D7D0～D7A0~A10CS譯碼器Y0Y1高位地址R/W字?jǐn)U展示意圖下頁(yè)字?jǐn)U展例用兩片1KB=1K×8位=210

×8位的SRAM芯片構(gòu)成容量為2KB=2K×8位的存儲(chǔ)器片選端D7～D0A19～A10A9～A0（2）A9～A0D7～D0CE（1）A9～A0D7～D0CE譯碼器00000000010000000000兩芯片不同時(shí)選中,不會(huì)同時(shí)工作1K81K8總?cè)萘?K8返回字位擴(kuò)展根據(jù)內(nèi)存容量及芯片容量確定所需存儲(chǔ)芯片數(shù)；進(jìn)行位擴(kuò)展以滿足字長(zhǎng)要求；進(jìn)行字?jǐn)U展以滿足容量要求。若已有存儲(chǔ)芯片的容量為L(zhǎng)×K，要構(gòu)成容量為M×N的存儲(chǔ)器，需要的芯片數(shù)為：

(M×N)

/(L×K)

=（M/L）

×（N/K）即總片數(shù)＝總?cè)萘?（容量/片）=

字?jǐn)U展倍數(shù)×位擴(kuò)展倍數(shù)…………字位擴(kuò)展下頁(yè)字位擴(kuò)展例用4K×1位=212×1的芯片組成16KB

=214×8的存儲(chǔ)器。擴(kuò)成4KB——8片再擴(kuò)成16KB——4*8=32片(=16K×8/4K×1)地址線需14根（A0-A13），其中12根（A0-A11）用于片內(nèi)尋址，2根（A12，A13）用于片選譯碼。連接圖。注意:以上的例子中所需的地址線數(shù)并未從系統(tǒng)整體上考慮。在實(shí)際系統(tǒng)中，總線中的地址線數(shù)往往要多于所需的地址線數(shù)，這時(shí)除片內(nèi)尋址的低位地址線(即片內(nèi)地址線)外，剩余的高位地址線一般都要用于片選譯碼。

下頁(yè)存儲(chǔ)器擴(kuò)展返回

字?jǐn)U展

字?jǐn)U展是對(duì)存儲(chǔ)器容量的擴(kuò)展(或存儲(chǔ)空間的擴(kuò)展)。例：用8256(256K×8Bit)構(gòu)成1MB的存儲(chǔ)器地址范圍：CS1:0000H~3FFFFHCS2:4000H~7FFFFHCS3:8000H~BFFFFHCS4:C000H~FFFFFH5.3.1EPROM特點(diǎn)：可多次編程寫入；掉電后內(nèi)容不丟失；內(nèi)容的擦除需用紫外線擦除器。典型的EPROM芯片有：2716(2K×8)、2732(4K×8)

、

2764

(8K×8)、27128(16K×8)、27256(32K×8)

、27512(64K×8)等下頁(yè)EPROM2764芯片引腳及內(nèi)部結(jié)構(gòu)下頁(yè)EPROM2764的主要引腳8K×8bit芯片，其引腳與SRAM6264完全兼容主要引腳:

地址信號(hào)：A0~A12

數(shù)據(jù)信號(hào)：D0~D7

輸出信號(hào)：OE

片選信號(hào)：CE

編程脈沖輸入：PGM編程電壓:VPP下頁(yè)2764的工作方式數(shù)據(jù)讀出--

在正常工作電路中編程寫入--在專門的寫入器中擦除--

在專門的擦除器中標(biāo)準(zhǔn)編程方式快速編程方式

其中編程寫入的特點(diǎn):每出現(xiàn)一個(gè)編程負(fù)脈沖PGM就寫入一個(gè)字節(jié)數(shù)據(jù)工作方式下頁(yè)方式A9A0VPPVCC數(shù)據(jù)端功能讀低低高××VCC5V數(shù)據(jù)輸出輸出禁止低高高××VCC5V高阻備用高××××VCC5V高阻編程低高低××12.5VVCC數(shù)據(jù)輸入校驗(yàn)低低高××12.5VVCC數(shù)據(jù)輸出編程禁止高××××12.5VVCC高阻標(biāo)識(shí)符

低

低

高

高低高VCCVCC5V5V制造商編碼器件編碼引腳2764A的工作方式選擇表下頁(yè)2764A編程波形太寬使編程時(shí)間長(zhǎng),且芯片功耗大TMS27C040僅100s下頁(yè)8088系統(tǒng)與2764EPROM和6264SRAM的連接Vcc思考:

請(qǐng)同學(xué)們自己計(jì)算8片存儲(chǔ)芯片的地址下頁(yè)5.3.2EEPROM（E2PROM）特點(diǎn)：可在線編程寫入；掉電后內(nèi)容不丟失；電可擦除。典型E2PROM芯片有：2816/2817（2K×8）、

2864/98C64A（8K×8）等下頁(yè)EEPROM芯片2817A存儲(chǔ)容量為2K×828個(gè)引腳：11根地址線A10～A08根數(shù)據(jù)線I/O7～I(xiàn)/O0片選CE*讀寫OE*、WE*狀態(tài)輸出RDY/BUSY*NCA12A7A6A5A4A3A2A1A0I/O0I/O1I/O2GNDVccWE*NCA8A9NCOE*A10CE*I/O7I/O6I/O5I/O4I/O312345678910111213142827262524232221201918171615下頁(yè)EEPROM芯片2864A存儲(chǔ)容量為8K×828個(gè)引腳：13根地址線A12～A08根數(shù)據(jù)線I/O7～I(xiàn)/O0片選CE*讀寫OE*、WE*VccWE*NCA8A9A11OE*A10CE*I/O7I/O6I/O5I/O4I/O3NCA12A7A6A5A4A3A2A1A0I/O0I/O1I/O2GND12345678910111213142827262524232221201918171615下頁(yè)EEPROM2864A的功能工作方式CE*OE*WE*I/O7～I(xiàn)/O0讀出維持寫入數(shù)據(jù)查詢01000×101×負(fù)脈沖1輸出高阻輸入輸出下頁(yè)典型E2PROM芯片98C64A容量:8K×8bit芯片主要引腳:

13根地址線（A0~A12）

8位數(shù)據(jù)線（D0~D7）

輸出允許信號(hào)（OE）

寫允許信號(hào)（WE）

選片信號(hào)（CE）

狀態(tài)輸出端（READY/BUSY）下頁(yè)98C64A的工作方式數(shù)據(jù)讀出編程寫入擦除字節(jié)寫入：每一次BUSY正脈沖寫入一個(gè)字節(jié)自動(dòng)頁(yè)寫入：每一次BUSY正脈寫入一頁(yè)（1~32字節(jié)）字節(jié)擦除：一次擦除一個(gè)字節(jié)片擦除：一次擦除整片下頁(yè)E2PROM的應(yīng)用可通過編寫程序?qū)崿F(xiàn)對(duì)芯片的讀寫，但每寫入一個(gè)字節(jié)都需判斷READY/BUSY端的狀態(tài)，僅當(dāng)該端為高電平時(shí)才可寫入下一個(gè)字節(jié)。

下頁(yè)例將一片98C64A接到系統(tǒng)總線上，使其地址范圍在3E000H~3FFFFH之間，并編寫程序?qū)⑿酒袉卧獙懭?6H。

電路圖見下面所示。

READY/BUSY端的狀態(tài)通過一個(gè)接口電路