電工電子技術(shù) 11 觸發(fā)器及時(shí)序邏輯電路

觸發(fā)器及時(shí)序邏輯電路第11章11.1觸發(fā)器11.2寄存器11.3計(jì)數(shù)器11.1.1基本RS觸發(fā)器11.1.2同步RS觸發(fā)器11.1.3JK觸發(fā)器11.1.4D觸發(fā)器11.1.5觸發(fā)器的應(yīng)用舉例11.1

觸發(fā)器11.1.1基本RS觸發(fā)器SRQ圖形符號基本RS觸發(fā)器由兩個(gè)與非門交叉耦合而成，如下圖：這種觸發(fā)器有兩個(gè)穩(wěn)定狀態(tài)：(2)

,

稱為復(fù)位狀態(tài)(0態(tài));(1),稱為置位狀態(tài)(1態(tài));它有兩個(gè)輸出端Q和，二者的邏輯狀態(tài)應(yīng)相反。Q&&GA邏輯圖GB

當(dāng)端加負(fù)脈沖時(shí)，不論觸發(fā)器的初始狀態(tài)是1態(tài)，還是0態(tài)，均有

即將觸發(fā)器置0或保持0態(tài)，稱為直接置0端。Q&&GA邏輯圖GB輸出與輸入的邏輯關(guān)系：所謂，即將端保持高電位；，即在端加一負(fù)脈沖

當(dāng)端加負(fù)脈沖時(shí)，不論觸發(fā)器的初始狀態(tài)是1態(tài)，還是0態(tài)，均有，即將觸發(fā)器置1或保持1態(tài)。稱為直接置1端。即將觸發(fā)器保持原狀態(tài)不變。

這種輸入狀態(tài)下，當(dāng)負(fù)脈沖除去后，將由各種偶然因素決定觸發(fā)器的最終狀態(tài)，因而禁止出現(xiàn)。Q&&GA邏輯圖GB這種情況，注：時(shí)，和均為高電平。0態(tài)信號同時(shí)撤消：狀態(tài)不定(隨機(jī))1態(tài)先撤消：先撤消：

由以上分析可知：基本RS觸發(fā)器有兩個(gè)狀態(tài)，他可以直接置位或復(fù)位，并具有存儲(chǔ)和記憶功?；綬S

觸發(fā)器的邏輯狀態(tài)表如下：

Q1001011011不變不變00不定不定QQ信號同時(shí)撤消,出現(xiàn)不確定狀態(tài)信號不同時(shí)撤消，狀態(tài)確定QQ練習(xí)11.1.2同步RS觸發(fā)器&GC&GDQ&GA&GBRSCP邏輯電路SRQ圖形符號S1SR1RC1CP

可控RS觸發(fā)器的邏輯圖和圖形符號如下：

與基本RS

觸發(fā)器區(qū)別為：增加了由非門GC和GD組成的導(dǎo)引電路;R和S是置0和置

1

信號輸入端，還有時(shí)鐘脈沖CP

輸入端。

時(shí)鐘脈沖CP是一種控制命令，通過導(dǎo)引電路實(shí)現(xiàn)對輸入端R和S

的控制，故稱為可控RS

觸發(fā)器

當(dāng)時(shí)鐘脈沖CP來到之前，即當(dāng)CP=0時(shí)，不論R和S端的電平如何變化，GC門和GD門的輸出均為1，基本觸發(fā)器保持原狀態(tài)不變。&GC&GDQ&GA&GBRSCP邏輯電路即CP=1時(shí)，觸發(fā)器才按R、S端的輸入狀態(tài)來決定其輸出狀態(tài)。

和是直接置0

和直接置1端，即不受時(shí)鐘脈沖的控制，可以對基本觸發(fā)器置0或置1，一般用于置初態(tài)，在工作過程中它們處于1態(tài)（高電平）?，F(xiàn)態(tài)：指觸發(fā)器輸入信號變化前的狀態(tài)。Qn次態(tài)：指觸發(fā)器輸入信號變化后的狀態(tài)；Qn+1只有當(dāng)時(shí)鐘脈沖來到后，010011說明Qn+1RS保持置1置0不定010101010000111100110011Qn

觸發(fā)器次態(tài)與輸入信號和電路原狀態(tài)（現(xiàn)態(tài)）之間的關(guān)系如下表：利用可控RS觸發(fā)器可構(gòu)成計(jì)數(shù)器，其連接圖如下：SRQ1S1RC111存在問題：產(chǎn)生“空翻”現(xiàn)象為避免“空翻”，計(jì)數(shù)器一般采用主從型觸發(fā)器和維持阻塞型觸發(fā)器構(gòu)成。11.1.3JK觸發(fā)器SRQJ1SK1RC1SRQ1S1RC1111SRQJ1JK1KC1CP

它由兩個(gè)可控RS

觸發(fā)器串聯(lián)組成，兩者分別為主觸發(fā)器和從觸發(fā)器。主從型JK觸發(fā)器的邏輯圖和圖形符號如下：

主觸發(fā)器的輸出端Q與從觸發(fā)器的S端相連，端與從觸發(fā)器的R端相連。非門的作用是使兩個(gè)觸發(fā)器的時(shí)鐘脈沖信號反相。主從觸發(fā)器的特性見真值表：

Qn+100Qn01010111QnJKSRQJ1SK1RC1SRQ1S1RC1111邏輯功能分析：(1)J=1,K=1

設(shè)時(shí)鐘脈沖來到之前(CP=0)觸發(fā)器的初始狀態(tài)為0。這時(shí)主觸發(fā)器的

當(dāng)時(shí)鐘脈沖來到后(CP=1),Q端由01，使從觸發(fā)器的S=1，R=0，當(dāng)CP從1下跳為0時(shí)，非門輸出為1，從觸發(fā)器也翻轉(zhuǎn)為1態(tài)。

反之，設(shè)觸發(fā)器的初始狀態(tài)為1，同樣可分析出，主、從觸發(fā)器都翻轉(zhuǎn)為0。JK觸發(fā)器在J=1,K=1

的情況下，來一個(gè)時(shí)鐘脈沖，它就翻轉(zhuǎn)一次，此時(shí)觸發(fā)器具有計(jì)數(shù)功能。(2)J=0,K=0

設(shè)觸發(fā)器的初始狀態(tài)為0。當(dāng)CP=1時(shí)，由于主觸發(fā)器的J=0,K=0，Q端的狀態(tài)仍為0，保持不變;當(dāng)CP跳變?yōu)?時(shí)，由于從觸發(fā)器的S=0,R=0，也保持0態(tài)不變。如果初始狀態(tài)為1，也有同樣的結(jié)果。(3)J=1,K=0

可分析出不管觸發(fā)器原來處于什么狀態(tài)，一個(gè)時(shí)鐘脈沖來到后，輸出一定是1態(tài)。(4)J=0,K=1

可分析出不管觸發(fā)器原來處于什么狀態(tài)，一個(gè)時(shí)鐘脈沖來到后，輸出一定是0態(tài)。

主從型觸發(fā)器具有在CP從1下跳為0時(shí)翻轉(zhuǎn)的特點(diǎn)，也就是具有在時(shí)鐘脈沖下降沿觸發(fā)的特點(diǎn)。主從觸發(fā)器避免了“空翻”。11.1.4D觸發(fā)器維持-阻塞型D觸發(fā)器的邏輯符號如下圖示：SRQD1DC1CP輸出與輸入之間的關(guān)系見真值表：

11

00Qn+1D

邏輯功能為：觸發(fā)器的輸出狀態(tài)僅決定于到達(dá)前輸入端的狀態(tài)，而與觸發(fā)器現(xiàn)態(tài)無關(guān)，即：就構(gòu)成了計(jì)數(shù)器，其連接圖如下：當(dāng)把D觸發(fā)器的輸入端與輸出端連接到一起時(shí)，SRQ1DC1CP工作波形如下：CPQQ11.1.5觸發(fā)器的應(yīng)用舉例例：走廊節(jié)電燈電路如圖所示，該走廊節(jié)電燈可以在燈點(diǎn)亮后經(jīng)一定時(shí)間的延遲自動(dòng)切斷路燈電源，起到節(jié)電的作用。觸發(fā)器常態(tài)時(shí)為0狀態(tài)，三極管T截止，繼電器失電觸點(diǎn)釋放，燈滅。按下后，觸發(fā)器的時(shí)鐘信號有效，將輸入端高電平傳至輸出端，使T飽和導(dǎo)通，繼電器得電觸點(diǎn)吸合，燈亮。同時(shí)，端的高電位經(jīng)向充電，當(dāng)兩端電壓升高為高電平時(shí)，經(jīng)復(fù)位端使觸發(fā)器復(fù)位極管截止，燈滅，電路回到初始狀態(tài)，等待新的起動(dòng)。燈亮的延遲時(shí)間主要由和決定。例:4人搶答電路智力競賽中的4人搶答電路如圖所示。其中心元件為集成四D觸發(fā)器。其內(nèi)部有4個(gè)獨(dú)立的觸發(fā)器。

比賽前各觸發(fā)器清0，各指示燈均不亮。門的輸出為1使門打開，時(shí)鐘脈沖可以送至觸發(fā)器的端。比賽開始后，哪一個(gè)按鈕最先按下，其對應(yīng)的觸發(fā)器輸出電平變高，對應(yīng)的指示燈亮，同時(shí)對應(yīng)的端變成低電平，將門封鎖。而后其他按鈕按下，會(huì)因無時(shí)鐘脈沖而無法觸發(fā)，不起作用。學(xué)習(xí)與探討晶體管的發(fā)射極和集電極能否互換使用？為什么?晶體管在輸出特性曲線的飽和區(qū)工作時(shí)，其電流放大系數(shù)是否也等于β？為什么晶體管基區(qū)摻雜質(zhì)濃度??？而且還要做得很薄？檢驗(yàn)學(xué)習(xí)結(jié)果練習(xí)11.2寄存器11.2.1數(shù)碼寄存器11.22移位寄存器11.2寄存器寄存器用來暫時(shí)存放參與運(yùn)算的數(shù)據(jù)和運(yùn)算結(jié)果。

一個(gè)觸發(fā)器可以存儲(chǔ)1位二進(jìn)制信號；寄存n位二進(jìn)制數(shù)碼，需要n個(gè)觸發(fā)器。按功能分?jǐn)?shù)碼寄存器移位寄存器(并入并出)(并入并出、并入串出、串入并出、串入串出)分類：按存放數(shù)碼的方式并行串行11.2.1數(shù)碼寄存器功能：寄存數(shù)碼和清除原有數(shù)碼。采用基本觸發(fā)器構(gòu)成的4位數(shù)碼寄存器原理圖如下：QQ0QQ1QQ3QQ2清零指令取出指令FF3FF0FF1FF2&&&&&&&&1111D3D2D0D1G1G2G3G4G5G6G7G8寄存指令注意：工作之初要先清零用構(gòu)成的4位數(shù)碼寄存器，原理圖如下：QQ3QQ2QQ0QQ1取出脈沖D0&&&&1111...D1D2D31DC11DC11DC11DC1...寄存脈沖

移位寄存器不僅有存放數(shù)碼的功能，而且有移位功能。所謂移位，就是每當(dāng)來一個(gè)移位正脈沖，觸發(fā)器的狀態(tài)便向右或向左移一位。CP清零移位脈沖D數(shù)碼輸入Q1JFF01KC1Q1JFF11KC1Q1JFF21KC1Q1JFF31KC11&&&&并行輸出脈沖并行數(shù)碼輸出移位數(shù)碼輸出Q3Q2Q0Q1

11.2.2

移位寄存器FF0接成D觸發(fā)器，數(shù)碼由D端輸入。設(shè)寄存的二進(jìn)制為1011，按移位脈沖（即時(shí)鐘脈沖）從高位到低位依次串行送到D端；上圖是由JK觸發(fā)器組成的四位移位寄存器。

移位寄存器的狀態(tài)表

清零右移一位右移二位右移三位右移四位

00000001001001011011

01234

Q3Q2Q1Q0

移位過程

寄存器中的數(shù)碼

移位脈沖數(shù)工作之前要先清零，經(jīng)過四個(gè)時(shí)鐘脈沖，數(shù)碼依此存入各觸發(fā)器。移位寄存器的狀態(tài)表如右圖所示：數(shù)碼寄存器和移位寄存器有什么區(qū)別？分析已學(xué)過的各種類型觸發(fā)器中，哪些能用作移位寄存器？哪些不能？為什么？

11.3

計(jì)數(shù)器11.3.1二進(jìn)制加法計(jì)數(shù)器11.3.2同步十進(jìn)制加法計(jì)數(shù)器11.3二進(jìn)制加法計(jì)數(shù)器CP清零Q1JFF01KC1Q1JFF11KC1Q1JFF21KC1Q1JFF31KC1Q3Q2Q0Q1計(jì)數(shù)脈沖二進(jìn)制計(jì)數(shù)器分為：同步二進(jìn)制計(jì)數(shù)器和異步二進(jìn)制計(jì)數(shù)器。由主從型JK觸發(fā)器構(gòu)成的4位二進(jìn)制計(jì)數(shù)器如下：工作原理：(1)每來一個(gè)時(shí)鐘脈沖,最低位觸發(fā)器翻轉(zhuǎn)一次;(2)高位觸發(fā)器是在相鄰的低位觸發(fā)器的輸出端從

0

12345678

0000

00010010001101000101011001111000

01234