DSP學習 2 CPU內部結構

第二章CPU內部結構與時鐘系統(tǒng)1一、中央處理單元CPU概述二、CPU結構及總線三、CPU寄存器第二章（1）CPU內部結構第2章CPU內部結構與時鐘系統(tǒng)2兼容性在TMS320C2000系列中，CPU內核為：C20x/C24x／C240x：C2xLP：C27x/C28x：C27x、C28x這些CPU的硬件結構有一定差別，指令集也不相同，但是，在C28x芯片中可以通過選擇兼容特性模式，使C28xCPU與C27xCPU及C2xLPCPU具有最佳兼容性?？赏ㄟ^狀寄存器STl的位OBJMODE和位AMODE的組合，選定模式。

一、中央處理單元CPU概述第2章CPU內部結構與時鐘系統(tǒng)3C28x芯片具有3種操作模式：▲C28x模式：在該模式中，用戶可以使用C28x的所有有效特性、尋址方式和指令系統(tǒng)，因此，一般應使C28x芯片工作于該種模式。

▲

C27x目標——兼容模式：在復位時，C28x的CPU處于C27x目標-兼容模式。在該模式下，目標碼與C27xCPU完全兼容，且它的循環(huán)—計數也與C27xCPU兼容?！?/p>

C2xLP源——兼容模式：該模式允許用戶運行C2xLP的源代碼，這些源代碼是用C28x代碼生成工具編譯生成的。兼容性一、中央處理單元CPU概述第2章CPU內部結構與時鐘系統(tǒng)4▲

CPU

——產生數據和程序存儲地址：編碼和運行指令；執(zhí)行算術、邏輯和移位操作；控制寄存器陣列內的數據轉移、數據存儲和程序存儲等?！?/p>

仿真邏輯——監(jiān)視和控制DSP芯片內不同部件的工作，并且測試設備的操作情況。▲

接口——產生存儲器和外圍設備的接口信號以及CPU的時鐘和控制信號，顯示CPU狀態(tài)、仿真邏輯信號以及正在使用的中斷情況。內核組成：組成及特性一、中央處理單元CPU概述第2章CPU內部結構與時鐘系統(tǒng)5CPU主要特性：▲

保護流水線：CPU具有八級流水線，可以避免從同一地址進行讀寫而造成的秩序混亂?！?/p>

獨立寄存器空間：在CPU中含有一些被映像至數據空間的寄存器。這些寄存器可以作為系統(tǒng)控制寄存器、數學寄存器和數據指針。系統(tǒng)控制寄存器可由特殊的指令進行操作，而其他寄存器則通過特殊指令或寄存器尋址模式來操作?！?/p>

算術邏輯單元(ALU)：32位的ALU完成二進制補碼算術和布爾邏輯操作。▲

地址寄存器算術單元(ARAU)：ARAU產生數據存儲地址以及與ALU并行操作的增量和減量指針?！?/p>

循環(huán)移位器：執(zhí)行最多16位的數據左移位和右移位操作?！?/p>

乘法器：執(zhí)行32位x32位的二進制補碼乘法運算，獲得64位的乘積。乘法可以在有符號數和無符號數之間進行。一、中央處理單元CPU概述第2章CPU內部結構與時鐘系統(tǒng)6CPU信號：▲

存儲器接口信號：這些信號在CPU、存儲器和外圍設備之間進行數據傳送；進行程序存儲器的訪問和數據存儲器的存??；并能根據不同的字段長度區(qū)分不同的存取操作(16位或32位)。▲

時鐘和控制信號：這些信號為CPU和仿真邏輯提供時鐘，它們可以用來監(jiān)視和控制CPU?！?/p>

復位和中斷信號：這些信號用來產生硬件復位和中斷，并用來監(jiān)視中斷的狀態(tài)?！?/p>

仿真信號：這些信號用來仿真和調試。一、中央處理單元CPU概述第2章CPU內部結構與時鐘系統(tǒng)7TMS320C2000系列內部結構芯片組成▲

特點

——32位定點改進哈佛結構循環(huán)的尋址方式?！?/p>

組成

——內核存儲器片內外設內部結構片內外設片內存儲器中斷處理程序和數據存儲邏輯乘法器桶形移位器地址寄存器算術單元算術邏輯單元內核（紅框）可視化的實時仿真預取隊列指令譯碼程序和數據地址發(fā)生器二、CPU的結構及總線第2章CPU內部結構與時鐘系統(tǒng)8CPU內部結構第2章CPU內部結構與時鐘系統(tǒng)9▲

存儲器接口有3組地址總線：

1．PAB(ProgramAddressBus)程序地址總線：PAB用來傳送來自程序空間的讀寫地址。PAB是一個22位的總線。

2．DRAB(Data-ReadAddressBus)數據讀地址總線：

32位的DRAB用來傳送來自數據空間的讀地址。

3．DWAB(Data-WriteAddressBus)數據寫地址總線：

32位的DWAB用來傳送來自數據空間的寫地址?！?/p>

存儲器接口還有3組數據總線：

1．PRDB(Program-ReadDataBus)程序讀數據總線：PRDB在讀取程序空間時用來傳送指令或數據。PRDB是一個32位的總線。2．DRDB(Data-ReadDataBus)數據讀數據總線：

DRDB在讀取數據空間時用來傳送數據。DRDB是一個32位的總線。

3．DWDB(Data／Program-WriteDataBus)數據／程序寫數據總線：

32位的DWDB在對數據空間和程序空間寫數據時用來傳送數據。地址和數據總線二、CPU的結構及總線第2章CPU內部結構與時鐘系統(tǒng)10▲

注意：程序空間的讀和寫不能同時發(fā)生，因為它們都要使用程序地址總線PAB。程序空間的寫和數據空間的寫也不能同時發(fā)生，因為兩者都要使用數據／程序寫數據總線DWDB。而運用不同總線的傳輸是可以同時發(fā)生的。如：CPU可以在程序空間完成讀操作(使用PAB和PRDB)，在數據空間完成讀操作(使用DRAB和DRDB)，

同時在數據空間進行寫操作(使用DWAB和DWDB)。二、CPU

的結構及總線第2章CPU內部結構與時鐘系統(tǒng)11三、CPU寄存器寄存器大小描述復位后結果ACC(AH,AL)32位累加器0x00000000XAR0~732位輔助寄存器0~70x00000000AR0~716位輔助寄存器XAR0~7的低16位0x0000DP16位數據頁指針0x0000IFR16位中斷標志寄存器0x0000IER16位允許中斷寄存器0x0000DBGIER16位允許中斷調試寄存器0x0000P(PH,PL)32位乘積結果寄存器0x00000000PC22位程序計數器0x3F_FFC0PAB是22位的第2章CPU內部結構與時鐘系統(tǒng)12三、CPU寄存器寄存器大小描述復位后結果RPC22位返回程序計數器0x00000000SP16位堆棧指針0x400ST016位狀態(tài)寄存器00x0000ST116位狀態(tài)寄存器10x080BXT(T,TL)32位被乘數寄存器0x00000000第2章CPU內部結構與時鐘系統(tǒng)13累加器(ACC、AH、AL)累加器(ACC)是CPU的主要工作寄存器。除了那些對存儲器和寄存器的直接操作外，所有的ALU操作結果最終都要送入ACC。ACC支持單周期數據傳送、加法、減法和來自數據存儲器的寬度為32位的比較運算，它也可以接受32位乘法操作的運算結果。對ACC可以單獨進行16位／8位的訪問。累加器還具有如下的相關狀態(tài)位。1．溢出模式位(OVM)2．符號擴展模式位(SXM)3．測試／控制標志位(TC)4．進位位(C)5．零標志位(Z)6．負標志位(N)7．鎖閉溢出標志位(V)8．溢出計數位(OVC)三、CPU寄存器第2章CPU內部結構與時鐘系統(tǒng)14被乘數寄存器(XT)

被乘數寄存器(XT寄存器)主要用于在32位乘法操作之前，存放一個32位有符號整數值。XT寄存器的低16位部分是TL寄存器。該寄存器能裝載一個16位有符號數，能自動對該數進行符號擴展，然后將其送人32位XT寄存器。XT寄存器的高16位部分是T寄存器。該寄存器主要用來存儲16位乘法操作之前的16位整數值。T寄存器也可以為一些移位操作設定移位值，在這種情況下，根據指令，只可以使用T寄存器的一部分。三、CPU寄存器第2章CPU內部結構與時鐘系統(tǒng)15乘積結果寄存器(P、PH、PL)乘積寄存器P主要用來存放乘法運算的結果。它也可以直接裝入一個16位常數，或者從一個16位／32位的數據存儲器、16位／32位的可尋址CPU寄存器以及32位累加器中讀取數據。P寄存器可以作為一個32位寄存器或兩個獨立的16位寄存器：PH(高16位)和PL(低16位)來使用。數據頁指針(DP)在直接尋址模式中，對數據存儲器的尋址要在64個字(即一個頁面為64個字）的數據頁中進行。由低4兆字的數據存儲器組成65536個數據頁，用0—65535進行標號。在DP直接尋址模式下，16位的數據頁指針(DP)包含了目前的數據頁數?？梢酝ㄟ^給DP賦新值去改變數據頁號。三、CPU寄存器第2章CPU內部結構與時鐘系統(tǒng)16堆棧指針(SP)堆棧指針(SP)允許在數據存儲器中使用軟件堆棧。堆棧指針為16位，可以對數據空間的低64K進行尋址。當使用SP時，將32位地址的高16位置為0。復位后SP指向地址00000400h。堆棧操作說明如下：1．堆棧從低地址向高地址增長。2．SP總是指向堆棧中的下一個空域。3．復位時，SP被初始化，它指向地址00000400h。4．將32位數值存入堆棧時，先存入低16位，然后將高16位存入下一個高地址中。5．當讀寫32位的數值時,C28xCPU期望存儲器或外設接口邏輯把讀寫排成偶數地址。例如，如果SP包含一個奇數地址00000083h，那么，進行一個32位的讀操作時，將從地址00000082h和00000083h中讀取數值。6．如果增加SP的值，使它超過FFFFh，或者減少SP的值，使它低于0000h，則表明SP已經溢出。如果增加SP的值使它超過了FFFFh，它就會從0000h開始計數。例如，如果SP=FFFFh而—個指令又向SP加3，則結果就是00001h。當減少SP的值使它到達0000h，它就會重新從FFFFh計數。例如，如果SP=0002h而一個指令又從SP減4，則結果就是FFFFh。

7．當數值存入堆棧時，SP并不要求排成奇數或偶數地址。排列由存儲器或外設接口邏輯完成。三、CPU寄存器第2章CPU內部結構與時鐘系統(tǒng)17輔助寄存器(XAR0～XAR7、AR0～AR7)

CPU提供8個32位的輔助寄存器：XAR0、XARI、XAR2、XAR3、XAR4、XAR5、XAR6、XAR7。它們可以作為地址指針指向存儲器，或者作為通用目的寄存器使用。許多指令可以訪問XAR0-XAR7的低16位，其中，輔助寄存器的低16位為AR0-AR7，它們用作循環(huán)控制和16位比較的通用目的寄存器。當訪問AR0-AR7時，寄存器的高16位(AROH-AR7H)可能改變或不改變，這主要取決于所應用的指令。AR0H-AR7H只能作為XAR0-XAR7的一部分來讀取，不能單獨進行訪問。

三、CPU寄存器第2章CPU內部結構與時鐘系統(tǒng)18程序計數器(PC)當流水線滿的時候，22位的程序指針總是指向當前操作的指令，該指令剛剛到達流水線解碼的第二階段。一旦指令到達了流水線的這一階段，它就不會再被中斷從流水線中清除掉，而是在中斷執(zhí)行之前就被執(zhí)行了。返回程序寄存器(RPC)當通過LCR指令執(zhí)行一個調用操作時，返回地址存儲在RPC寄存器中，RPC以前的值存在堆棧中(在兩個16位的操作中)。當通過LRETR指令執(zhí)行一個返回操作時，返回地址從RPC寄存器中讀出，堆棧中的值被寫回RPC寄存器(在兩個16位的操作中)。其他的調用指令并不使用RPC寄存器。三、CPU寄存器第2章CPU內部結構與時鐘系統(tǒng)19中斷控制寄存器(1FR、IER、DBGIER)

C28x有3個寄存器用于控制中斷：中斷標志寄存器(1FR)、中斷使能寄存器(1ER)和調試中斷使能寄存器(DBGIER)。IFR包含的標志位用于可屏蔽中斷(可以用軟件進行屏蔽)。當通過硬件或軟件設定了其中某位時，則相應的中斷就被使能?？梢杂肐ER中的相應位屏蔽和使能中斷。當DSP工作在實時仿真模式并且CPU被掛起時，DBGIER表明可以使用時間臨近中斷(如果被使能)。三、CPU寄存器第2章CPU內部結構與時鐘系統(tǒng)20

狀態(tài)寄存器(ST0)

C28x有兩個狀態(tài)寄存器ST0和STl，其中包含著不同的標志位和控制位。這些寄存器可以和數據寄存器交換數據，也可以保存機器的狀態(tài)和為子程序恢復狀態(tài)。狀態(tài)位根據流水線中位值的改變而改變，ST0的位在流水線的執(zhí)行階段中改變，STl的位在流水線的解碼2階段中改變。下圖表示了狀態(tài)寄存器ST0的各位。所有這些位都可以在流水線執(zhí)行的過程中進行更改。三、CPU寄存器

狀態(tài)寄存器(ST1)下圖表示了狀態(tài)寄存器各位，所有這些位都可以在流水線的第二譯碼階段進行改變。第2章CPU內部結構與時鐘系統(tǒng)21▲

均為16位寄存器，有標志位和控制位，保存在數據存儲器中。▲

讀寫指令：LSTSSTSETCCLRC。

狀態(tài)寄存器ST0和ST1ST0ST1OVC/OVCUPMNTCOVMD15~D10D9~D7D6D5D4D3D2D1D0ARPMOM1MAP保留OBJMODEAMODESPAD7D6D5D4D3D2D1D0XFIDLESTATEALLOWLOOPVMAPPAGE0BGMVZCSXMD15~D13D12D11