第4章編譯項(xiàng)目和生成報(bào)表

課程描述：

本章主要介紹繪制原理圖后的一些需要繼續(xù)深入完成的工作，如編譯項(xiàng)目及查錯(cuò)、生成報(bào)表、打印輸出等要求。學(xué)會(huì)編譯項(xiàng)目及查錯(cuò)；學(xué)會(huì)通過(guò)導(dǎo)航面板快速定位元件、瀏覽違反設(shè)計(jì)規(guī)則信息和網(wǎng)絡(luò)分布；學(xué)會(huì)由原理圖生成網(wǎng)絡(luò)表、元件采購(gòu)報(bào)表、項(xiàng)目組織結(jié)構(gòu)文件、項(xiàng)目元件庫(kù)。

第4章編譯項(xiàng)目和生成報(bào)表4.1編譯項(xiàng)目

原理圖中的內(nèi)容和其它圖的內(nèi)容不同，不是簡(jiǎn)單的點(diǎn)與線，而是代表著實(shí)際的電氣意義。編譯項(xiàng)目是ProtelDXP檢查電路的一個(gè)重要手段。它可以檢查出一些不應(yīng)該出現(xiàn)的短路、開(kāi)路、多個(gè)輸出引腳短路、未連接的輸入引腳等錯(cuò)誤。但僅僅通過(guò)對(duì)項(xiàng)目進(jìn)行編譯不能發(fā)現(xiàn)所有的錯(cuò)誤，編譯只能排除那些顯而易見(jiàn)的錯(cuò)誤。

在編譯項(xiàng)目之前，可以根據(jù)實(shí)際情況對(duì)項(xiàng)目選項(xiàng)進(jìn)行設(shè)置，以便按照我們的要求進(jìn)行電氣檢查和生成報(bào)告。設(shè)置項(xiàng)目選項(xiàng)時(shí)，主要設(shè)置錯(cuò)誤報(bào)告類(lèi)型（ErrorReporting）、電氣連接矩陣（ConnectionMatrix）、差別比較器（Comparator）等選項(xiàng)。由于這些參數(shù)的設(shè)置都有一定的規(guī)則，建議初學(xué)者不要隨便更改。執(zhí)行菜單命令［Project］/［ProjectOption］，打開(kāi)項(xiàng)目選項(xiàng)進(jìn)行設(shè)置。點(diǎn)擊ErrorReporting標(biāo)簽，可以設(shè)置所有可能出現(xiàn)錯(cuò)誤的報(bào)告類(lèi)型。點(diǎn)擊ConnectionMatrix標(biāo)簽，可以設(shè)置各種電氣連接的檢查報(bào)告類(lèi)型。點(diǎn)擊Comparator標(biāo)簽，可以設(shè)置比較器的作用范圍。

4.1.1設(shè)置項(xiàng)目選項(xiàng)

（1）執(zhí)行菜單命令［Project］/［CompilePCBProject］，系統(tǒng)開(kāi)始對(duì)項(xiàng)目進(jìn)行編譯。并生成信息報(bào)告。

（2）Messages信息面板，查看錯(cuò)誤信息。（3）根據(jù)提示信息找到該錯(cuò)誤，加以改正。單擊其中的提示信息，系統(tǒng)將自動(dòng)跳轉(zhuǎn)到原理圖中的錯(cuò)誤位置處，即可進(jìn)行修改。

4.1.2編譯項(xiàng)目及查錯(cuò)

（1）執(zhí)行菜單命令［Design］/［Simulate］/［MixedSim］

（2）Messages信息面板，查看錯(cuò)誤信息。（3）根據(jù)提示信息找到該錯(cuò)誤，加以改正。單擊其中的提示信息，系統(tǒng)將自動(dòng)跳轉(zhuǎn)到原理圖中的錯(cuò)誤位置處，即可進(jìn)行修改。

4.1.3電氣規(guī)則檢查

電氣檢查是按照一定的電氣規(guī)則，檢查已繪制好的電路圖中是否有違反電氣規(guī)則的錯(cuò)誤。電氣檢查報(bào)告一般以錯(cuò)誤(Error)或警告(Warning)來(lái)提示。4.1.4、獨(dú)立原理圖電氣檢查對(duì)于不屬于任何項(xiàng)目文件的獨(dú)立原理圖是不能進(jìn)行電氣檢查規(guī)則設(shè)置的，但仍可以使用默認(rèn)規(guī)則進(jìn)行電氣規(guī)則檢查。下面以圖2-15所示的電路為例介紹獨(dú)立原理圖的電氣檢查，獨(dú)立原理圖標(biāo)志如圖2-100所示。執(zhí)行菜單“項(xiàng)目管理”→“CompileDocument單管放大（最終）.SCHDOC”，系統(tǒng)自動(dòng)檢查電路，并彈出“Messages”對(duì)話框，顯示違規(guī)信息，若沒(méi)有違規(guī)地方，輸出的“Messages”對(duì)話框?yàn)榭瞻?。本例中的違規(guī)信息如圖2-101所示。從違規(guī)信息中可以看出來(lái)，有三個(gè)錯(cuò)誤(Error)和1個(gè)警告(Warning)，錯(cuò)誤在于C1的1腳、C2的1腳和C3的1腳沒(méi)有驅(qū)動(dòng)信號(hào)，警告在于網(wǎng)絡(luò)NetC2_2沒(méi)有驅(qū)動(dòng)信號(hào)源，以上違規(guī)對(duì)于電路仿真來(lái)說(shuō)影響很大，而對(duì)于PCB設(shè)計(jì)來(lái)說(shuō)是沒(méi)有影響的，可以忽略，故本電路沒(méi)有違反設(shè)計(jì)規(guī)則。4.2、生成網(wǎng)絡(luò)表參數(shù)一般默認(rèn)，單擊確認(rèn)完成設(shè)置

2.生成文檔的網(wǎng)絡(luò)表在生成網(wǎng)絡(luò)表前，必須在原理圖中對(duì)所有的元件設(shè)置好元件標(biāo)號(hào)（Designator）和封裝形式（Footprint）。執(zhí)行菜單“設(shè)計(jì)”→“文檔的網(wǎng)絡(luò)表”→“Protel”，系統(tǒng)自動(dòng)生成Protel格式的網(wǎng)絡(luò)表，在工作區(qū)面板中可以打開(kāi)網(wǎng)絡(luò)表文件（*.NET）。

在網(wǎng)絡(luò)表中，以“[”和“]”將每個(gè)元件單獨(dú)歸納為一項(xiàng)，每項(xiàng)包括元件名稱(chēng)、標(biāo)稱(chēng)值和封裝形式；以“(”和“)”把電氣上相連的元件管腳歸納為一項(xiàng)，并定義一個(gè)網(wǎng)絡(luò)名。

3.生成設(shè)計(jì)項(xiàng)目的網(wǎng)絡(luò)表對(duì)于存在多個(gè)原理圖的設(shè)計(jì)項(xiàng)目，如層次電路圖，一般要采用生成設(shè)計(jì)項(xiàng)目網(wǎng)絡(luò)表的方式產(chǎn)生網(wǎng)絡(luò)表文件，這樣能保證網(wǎng)絡(luò)表文件的完整性。執(zhí)行菜單“設(shè)計(jì)”→“設(shè)計(jì)項(xiàng)目的網(wǎng)絡(luò)表”→“Protel”，系統(tǒng)自動(dòng)生成Protel格式的網(wǎng)絡(luò)表，在工作區(qū)面板中可以打開(kāi)網(wǎng)絡(luò)表文件（*.NET）。統(tǒng)計(jì)電路原理圖的所有元器件。Reports|BillofMaterials4.3生成元件清單表實(shí)訓(xùn)電路⑴新建項(xiàng)目文件，將文檔另存為“接口電路.PrjPCB”。⑵新建一張電路圖，將文檔另存為“接口電路.SCHDOC”。⑶繪制接口電路圖。設(shè)置圖紙大小選擇為A4，繪制圖2-110所示的電路，其中元件標(biāo)號(hào)、標(biāo)稱(chēng)值及網(wǎng)絡(luò)標(biāo)號(hào)均采用小四號(hào)宋體，完成后將文件存盤(pán)。⑷對(duì)完成的電路圖進(jìn)行編譯校驗(yàn)，若有錯(cuò)誤，加以改正，直到校驗(yàn)無(wú)原則性錯(cuò)誤。⑸生成修改后的電路圖的網(wǎng)絡(luò)表文件，并查看網(wǎng)絡(luò)表文件，看懂網(wǎng)絡(luò)表文件的