第9章數(shù)據(jù)域測(cè)試

第九章數(shù)據(jù)域測(cè)量本章要點(diǎn):·數(shù)據(jù)域的基本概念·數(shù)據(jù)域測(cè)試系統(tǒng)與儀器·邏輯分析儀的組成、原理和應(yīng)用·可測(cè)性設(shè)計(jì)技術(shù)9.1

數(shù)據(jù)域測(cè)試概述9.1.1

數(shù)據(jù)域的基本概念1.數(shù)據(jù)信息----數(shù)據(jù)流在數(shù)據(jù)域測(cè)試中首先要明確所測(cè)試的信號(hào)是：信息——只有兩種邏輯狀態(tài)的二進(jìn)制符號(hào)（“1”/“0”或高/低電平）。數(shù)據(jù)字——多位二進(jìn)制信息組合構(gòu)成的一個(gè)“數(shù)據(jù)”。數(shù)據(jù)流——大量數(shù)據(jù)字有序的集合。數(shù)據(jù)流的表示方式：

(b)邏輯狀態(tài)顯示方式時(shí)鐘脈沖下降沿時(shí)讀數(shù)(a)邏輯定時(shí)顯示方式2.數(shù)字系統(tǒng)的特點(diǎn)(1)數(shù)字信號(hào)通常是按時(shí)序傳遞的；(2)信號(hào)幾乎都是多位傳輸?shù)模?3)信息的傳遞方式是多種多樣的；(4)數(shù)字信號(hào)的速度變化范圍很寬；(5)信號(hào)往往是單次的或非周期性的；(6)數(shù)字系統(tǒng)故障判別與模擬系統(tǒng)不同。9.1.2

數(shù)據(jù)域測(cè)試的任務(wù)與故障模型1.數(shù)據(jù)域測(cè)試的任務(wù)及相關(guān)術(shù)語(yǔ)故障診斷故障偵查，或稱故障檢測(cè)，判斷被測(cè)系統(tǒng)或電路中是否存在故障；故障定位，查明故障原因、性質(zhì)和產(chǎn)生的位置性能測(cè)試參數(shù)測(cè)試對(duì)表征被測(cè)器件性能的靜態(tài)（直流）、動(dòng)態(tài)（交流）參數(shù)的測(cè)試。功能測(cè)試，對(duì)表征被測(cè)器件性能的邏輯功能的測(cè)試。3.被測(cè)對(duì)象與測(cè)試方法數(shù)據(jù)域測(cè)試按被測(cè)對(duì)象可分為：(1)組合電路測(cè)試，通常有敏化通路法、D算法、布爾差分法等。(2)時(shí)序電路測(cè)試，通常采用迭接陣列、測(cè)試序列（同步、引導(dǎo)和區(qū)分序列）等方法。(3)數(shù)字系統(tǒng)測(cè)試，如大規(guī)模集成電路，常用隨機(jī)測(cè)試（用偽隨機(jī)序列信號(hào)作激勵(lì)）技術(shù)、窮舉測(cè)試技術(shù)等。9.1.3數(shù)據(jù)域測(cè)試系統(tǒng)與儀器1.數(shù)據(jù)域測(cè)試系統(tǒng)組成一個(gè)被測(cè)的數(shù)字系統(tǒng)可以用它的輸入和輸出特性及時(shí)序關(guān)系來(lái)描述，它的輸入特性可用數(shù)字信號(hào)源產(chǎn)生的多通道時(shí)序信號(hào)來(lái)激勵(lì)，而它的輸出特性可用邏輯分析儀來(lái)測(cè)試，獲得對(duì)應(yīng)通道的時(shí)序響應(yīng)，從而得到被測(cè)數(shù)字系統(tǒng)的特性。圖9.2數(shù)據(jù)域測(cè)試系統(tǒng)的組成框圖數(shù)字信號(hào)源被測(cè)數(shù)字系統(tǒng)特征分析邏輯分析時(shí)序參數(shù)測(cè)試2.數(shù)據(jù)域測(cè)試儀器1)邏輯筆

邏輯筆算不上儀器，但卻是數(shù)字域檢測(cè)中方便實(shí)用的工具。它像一支電工用的試電筆，能方便地探測(cè)數(shù)字電路中各點(diǎn)的邏輯狀態(tài)，例如，筆上紅色指示燈亮為高電平，綠燈亮為低電平，紅燈綠燈輪流閃爍表示該點(diǎn)是時(shí)鐘信號(hào)。2)數(shù)字信號(hào)源數(shù)字信號(hào)源又稱為數(shù)字信號(hào)發(fā)生器，是數(shù)據(jù)域測(cè)試中的一種重要儀器，它可產(chǎn)生圖形寬度可編程的并行和串行數(shù)據(jù)圖形，也可產(chǎn)生輸出電平和數(shù)據(jù)速率可編程的任意波形，以及一個(gè)可由選通信號(hào)和時(shí)種信號(hào)來(lái)控制的預(yù)先規(guī)定的數(shù)據(jù)流。

數(shù)字信號(hào)源是為數(shù)字系統(tǒng)的功能測(cè)試和參數(shù)測(cè)試提供輸入激勵(lì)信號(hào)。功能測(cè)試是測(cè)出被測(cè)器件在規(guī)定電平和正確定時(shí)激勵(lì)下的輸出，就可以知道被測(cè)系統(tǒng)的功能是否正常；參數(shù)測(cè)試可用來(lái)測(cè)試諸如電平值、脈沖的邊緣特性等參數(shù)是否符合設(shè)計(jì)規(guī)范。(1)數(shù)字信號(hào)源的組成(2)數(shù)據(jù)的產(chǎn)生上圖中的序列存儲(chǔ)器在初始化期間寫(xiě)入了每個(gè)通道的數(shù)據(jù)，數(shù)據(jù)存儲(chǔ)器的地址由地址計(jì)數(shù)器提供。在測(cè)試過(guò)程中，在每一個(gè)作用時(shí)鐘沿上，計(jì)數(shù)器將地址加1。數(shù)據(jù)存儲(chǔ)器輸出的數(shù)據(jù)與地址是一一對(duì)應(yīng)的，這是產(chǎn)生線性數(shù)據(jù)流的一種簡(jiǎn)單方法，這種方法提供的最大數(shù)據(jù)率每秒大于100MbitS。一個(gè)8:l的多路器可將運(yùn)行頻率為F／8的8個(gè)并行輸入位轉(zhuǎn)換成頻率為F的串行數(shù)據(jù)流。對(duì)于低速的數(shù)字信號(hào)源，多路器可以不要，從數(shù)據(jù)的每位數(shù)輸出可直接產(chǎn)生一個(gè)串行數(shù)據(jù)流，該數(shù)據(jù)流加到格式化器的輸入端，通過(guò)格式化器將數(shù)據(jù)流與時(shí)鐘同步。在簡(jiǎn)單情況下，格式化器就是一個(gè)D觸發(fā)器。數(shù)據(jù)的邏輯電平加在D輸入端，在時(shí)鐘信號(hào)沿的作用下輸出。格式化器的輸出直接驅(qū)動(dòng)輸出放大器，放大器的輸出電平是可編程的。在某些數(shù)字信號(hào)源中，通過(guò)在每個(gè)數(shù)據(jù)模塊上提供外部時(shí)鐘和啟動(dòng)/停止輸入，以便產(chǎn)生不同的異步數(shù)據(jù)流。3)邏輯分析儀本章重點(diǎn)討論的內(nèi)容，將獨(dú)立一節(jié)進(jìn)行介紹。4)特征分析儀為了識(shí)別一個(gè)電路或系統(tǒng)是否有故障，可以把電路各節(jié)點(diǎn)的正常響應(yīng)記錄下來(lái)，在進(jìn)行故障診斷時(shí)，把實(shí)測(cè)的響應(yīng)與正常電路的響應(yīng)作比較。如果兩者一致，則認(rèn)為電路沒(méi)有故障；如果各節(jié)點(diǎn)的響應(yīng)中只要有一個(gè)節(jié)點(diǎn)不同，則可斷定電路有故障?；谔卣鞣治龇椒ǖ臄?shù)字系統(tǒng)故障診斷的原理如圖所示。5)協(xié)議分析儀協(xié)議分析儀是常用的數(shù)字通信測(cè)試儀器。協(xié)議（Protocol）是描述不同器件之間相互進(jìn)行數(shù)據(jù)通信的規(guī)則和過(guò)程，協(xié)議分析儀可仔細(xì)地檢查器件之間通信過(guò)程中所發(fā)生的一切事件，同時(shí)對(duì)其是否符合通信協(xié)議做出測(cè)試。協(xié)議分析儀不僅可用監(jiān)測(cè)，而且還能發(fā)送信息。協(xié)議分析儀的前面板和后臺(tái)支持都是由一臺(tái)專用計(jì)算機(jī)來(lái)完成的，它可對(duì)通信線路上的串行數(shù)據(jù)進(jìn)行采集和處理，并可以格式化或模擬輸出串行數(shù)據(jù)。6)誤碼率測(cè)試儀誤碼率測(cè)試儀更是常用的數(shù)字通信測(cè)試儀器。誤碼率=誤碼的位數(shù)/傳輸?shù)目偽粩?shù)圖9.7誤碼儀測(cè)試數(shù)字傳輸系統(tǒng)的測(cè)試框圖圖形發(fā)生器數(shù)字傳輸系統(tǒng)誤碼檢測(cè)器9.2

邏輯分析儀的組成原理1973年研制出了一種專用于數(shù)字系統(tǒng)測(cè)試的儀器——邏輯分析儀(LogicAnalyzer）。9.2.1邏輯分析儀的特點(diǎn)和分類(lèi)1.特點(diǎn)(1)同時(shí)監(jiān)測(cè)多路輸入信號(hào)，可以檢測(cè)16路甚至上千路信號(hào)。(2)完善的觸發(fā)功能。具有邊沿觸發(fā)、電平觸發(fā)、定時(shí)觸發(fā)、碼型觸發(fā)、組合觸發(fā)、協(xié)議觸發(fā)以及功能強(qiáng)大的高級(jí)觸發(fā)模式。(3)具有多種顯示方式，可同時(shí)顯示多通道輸入信號(hào)的方波波形，并可用二進(jìn)制、八進(jìn)制、十進(jìn)制、十六進(jìn)制或ASCII碼方式顯示數(shù)據(jù)，而且還可用反匯編等進(jìn)行程序源代碼顯示。(4)強(qiáng)大的分析功能。通過(guò)對(duì)多個(gè)通道信號(hào)的高速采樣，可輕松獲取各個(gè)輸入信號(hào)之間的時(shí)序關(guān)系，捕捉毛刺信號(hào)，通過(guò)選擇功能強(qiáng)大的不同觸發(fā)方式，可輕松地對(duì)輸入信號(hào)進(jìn)行分析，從而完成數(shù)字信號(hào)時(shí)序檢測(cè)、故障分析與定位。2.分類(lèi)邏輯分析儀按照其工作特點(diǎn)，可以分為邏輯狀態(tài)分析儀用于系統(tǒng)的軟件分析。它在被測(cè)系統(tǒng)的時(shí)鐘（即外時(shí)鐘）控制下進(jìn)行數(shù)據(jù)采集，檢測(cè)被測(cè)信號(hào)的狀態(tài)，并用“0”和“l(fā)”、助記符或映射圖等方式來(lái)顯示。借助于反匯編等方法可以直接觀察程序的源代碼，因此它是進(jìn)行系統(tǒng)軟件測(cè)試的有力工具。邏輯定時(shí)分析儀主要用于信號(hào)邏輯時(shí)間關(guān)系分析，一般用于硬件測(cè)試。它在自身時(shí)鐘的作用下，定時(shí)采集被測(cè)信號(hào)狀態(tài)，以偽方波等形式顯示出來(lái)以進(jìn)行觀察分析。通過(guò)觀察電路輸入,輸出的各個(gè)信號(hào)的邏輯變化及時(shí)序關(guān)系，即可進(jìn)行硬件故障診斷。目前的邏輯分析儀一般同時(shí)具有狀態(tài)分析和定時(shí)分析能力。臺(tái)式儀器虛擬儀器+插卡

單片IC（16通道）數(shù)字示波器附加結(jié)構(gòu)特點(diǎn)HP1682A邏輯分析儀9.2.2邏輯分析儀的基本組成原理(如TTL電平)當(dāng)搜索到符合條件的觸發(fā)字時(shí)，就產(chǎn)生觸發(fā)信號(hào)(波形或字符列表等)邏輯分析儀=數(shù)據(jù)捕獲+示波器在電子測(cè)量?jī)x器中，“觸發(fā)”的概念來(lái)自模擬示波器。在模擬示波器中僅當(dāng)觸發(fā)信號(hào)到來(lái)后X通道才產(chǎn)生掃描信號(hào)，Y通道信號(hào)才能被顯示，即從觸發(fā)點(diǎn)打開(kāi)了一個(gè)顯示窗口。9.2.3邏輯分析儀的觸發(fā)方式當(dāng)數(shù)字系統(tǒng)運(yùn)行時(shí)，它的數(shù)據(jù)流是無(wú)窮無(wú)盡的。邏輯分析儀的存儲(chǔ)器的容量總是有限的，我們所能觀察到的數(shù)據(jù)只是存儲(chǔ)器中存儲(chǔ)下來(lái)的數(shù)據(jù)，即數(shù)據(jù)流中的一部分，如圖9.9所示，它相當(dāng)于在數(shù)據(jù)流上開(kāi)啟了一個(gè)觀察窗口。該觀察窗口的長(zhǎng)度就是存儲(chǔ)器的存儲(chǔ)深度，要在數(shù)據(jù)流中找到對(duì)分析有意義的數(shù)據(jù)，就必須將觀察窗口在數(shù)據(jù)流中適當(dāng)定位，觸發(fā)在邏輯分析儀中的含義是，由一個(gè)事件來(lái)控制數(shù)據(jù)獲取，由觸發(fā)位置確定觀察窗口的位置。這個(gè)事件可以是數(shù)據(jù)流中的一個(gè)信號(hào)的邊沿或狀態(tài)、數(shù)據(jù)字、數(shù)據(jù)字序列或其組合等。1.邊沿觸發(fā)通常把采集并顯示數(shù)據(jù)的一次過(guò)程稱為一次“跟蹤”，或?qū)ⅰ按翱谥械娜繑?shù)據(jù)”叫做一個(gè)“跟蹤”?！坝|發(fā)”決定了“跟蹤”在數(shù)據(jù)流中的位置。最基本的觸發(fā)跟蹤方式有觸發(fā)起始跟蹤和觸發(fā)終止跟蹤，其原理如圖9.9所示。圖9.9邏輯分析儀的基本觸發(fā)跟蹤方式數(shù)據(jù)窗口數(shù)據(jù)窗口觸發(fā)字觸發(fā)字跟蹤開(kāi)始跟蹤結(jié)束數(shù)據(jù)流數(shù)據(jù)流(a)觸發(fā)開(kāi)始跟蹤方式(b)觸發(fā)終止跟蹤方式邊沿觸發(fā)是由某個(gè)輸入信號(hào)的電平出現(xiàn)某一跳變引起的觸發(fā)，主要有上升沿觸發(fā)、下降沿觸發(fā)、雙沿觸發(fā)和毛刺觸發(fā)等。2.電平觸發(fā)電平觸發(fā)是指某一個(gè)輸入信號(hào)的電平為邏輯高電平或邏輯低電平時(shí)引起的觸發(fā)，電平觸發(fā)可分別設(shè)置多個(gè)不同的輸入信號(hào)滿足不同的電平要求時(shí)產(chǎn)生觸發(fā)條件，當(dāng)多個(gè)輸入信號(hào)為一個(gè)總線時(shí)，這時(shí)的電平觸也稱為碼型觸發(fā)。3.定時(shí)觸發(fā)定時(shí)觸發(fā)包括脈寬觸發(fā)、延遲觸發(fā)等。脈寬觸發(fā)即某一信號(hào)出現(xiàn)寬度大于(小于或等于)指定寬度的脈沖信號(hào)時(shí)產(chǎn)生觸發(fā)；延遲觸發(fā)指在數(shù)據(jù)流中檢測(cè)到特定觸發(fā)字的時(shí)候并不產(chǎn)生觸發(fā)信號(hào)，而是等待指定的延時(shí)之后再產(chǎn)生觸發(fā)。延遲觸發(fā)有兩種，一種是觸發(fā)字到來(lái)時(shí)延時(shí)后觸發(fā)，即在從檢測(cè)到觸發(fā)字開(kāi)始計(jì)時(shí)到延時(shí)結(jié)束；另一種是觸發(fā)字結(jié)束延時(shí)后觸發(fā)，即在檢測(cè)到的觸發(fā)字結(jié)束后開(kāi)始計(jì)時(shí)到延時(shí)結(jié)束。4.碼型觸發(fā)碼型觸發(fā)包括總線數(shù)據(jù)字觸發(fā)、隊(duì)列觸發(fā)等?？偩€數(shù)據(jù)字觸發(fā)是指總線上出現(xiàn)特定數(shù)據(jù)字時(shí)候產(chǎn)生觸發(fā)。邏輯分析儀總線觸發(fā)數(shù)據(jù)可用二進(jìn)制、十進(jìn)制、八進(jìn)制、十六進(jìn)制甚至ASCII字符設(shè)置。例如在數(shù)字系統(tǒng)設(shè)計(jì)中，某寄存器的設(shè)置出現(xiàn)錯(cuò)誤，可利用特定寄存器的地址作為總線數(shù)據(jù)觸發(fā)條件，以捕捉對(duì)應(yīng)的數(shù)據(jù)，即可查看該錯(cuò)誤是否是由于發(fā)送錯(cuò)誤的數(shù)據(jù)引起的。而隊(duì)列觸發(fā)是指總線上出現(xiàn)一連串指定的數(shù)據(jù)字并按順序依次傳輸時(shí)產(chǎn)生觸發(fā)。5.組合觸發(fā)通過(guò)將不同輸入信號(hào)分別設(shè)置為上述兩種以上的觸發(fā)方式從而實(shí)現(xiàn)組合觸發(fā)，如希望觀測(cè)微控制器對(duì)外部RAM的FF01地址單元的寫(xiě)入操作過(guò)程，那么可以設(shè)置WR寫(xiě)信號(hào)為下降沿觸發(fā)，地址總線為FF01的碼型觸發(fā)。通過(guò)靈活的選擇不同的輸入信號(hào)處于不同的觸發(fā)方式，可方便的觀測(cè)到相應(yīng)的目標(biāo)信號(hào)。6協(xié)議觸發(fā)7.高級(jí)觸發(fā)隨著邏輯分析儀的功能不斷完善，協(xié)議分析與觸發(fā)在現(xiàn)代的數(shù)字設(shè)計(jì)中得到飛速發(fā)展和廣泛應(yīng)用。協(xié)議觸發(fā)是協(xié)議分析的伴隨產(chǎn)物，是根據(jù)某一特定的協(xié)議（如UART、SPI、I2C、1-Wire、USB、CAN等常用總線協(xié)議）的一個(gè)特定觸發(fā)字而進(jìn)行的觸發(fā)，協(xié)議觸發(fā)能夠充分利用有限的觸發(fā)深度和存儲(chǔ)空間，同時(shí)提供更多更可靠的觸發(fā)，為快速發(fā)現(xiàn)和定位錯(cuò)誤提供了有效的工具。協(xié)議分析一般包含協(xié)議解碼、協(xié)議錯(cuò)誤識(shí)別和協(xié)議信息提示三個(gè)部分組成。高級(jí)觸發(fā)也稱為流程觸發(fā)，可隨意設(shè)置觸發(fā)條件，且可以多級(jí)級(jí)聯(lián)，最終實(shí)現(xiàn)觸發(fā)采樣，通過(guò)該觸發(fā)方式可有效利用邏輯分析儀有限的存儲(chǔ)深度，并加快對(duì)錯(cuò)誤波形的定位，從而使電路調(diào)試事半功倍。9.2.4邏輯分析儀的數(shù)據(jù)捕獲和存儲(chǔ)1.輸入探頭若高于閾值則輸出為邏輯“1”，反之則為邏輯“0”。為檢測(cè)不同邏輯電平的數(shù)字系統(tǒng)（如TTL、CMOS、ECL等），門(mén)限電平可以調(diào)節(jié)，一般是-10~+10V。探頭相片2.數(shù)據(jù)捕獲從數(shù)據(jù)探頭得到的信號(hào)，經(jīng)電平轉(zhuǎn)換后，在采樣時(shí)鐘的作用下，經(jīng)采樣電路采樣并存入高速存儲(chǔ)器，這種將被測(cè)信號(hào)進(jìn)行采樣并存入存儲(chǔ)器的過(guò)程就稱為數(shù)據(jù)的捕獲。用D觸發(fā)器則可完成這個(gè)采樣過(guò)程CPQ端D端D觸發(fā)器Q端D端CP捕獲采樣方式分：同步采樣----采用外部被測(cè)系統(tǒng)時(shí)鐘作采樣時(shí)鐘的采樣方式；異步采樣----用邏輯分析儀內(nèi)部產(chǎn)生的時(shí)鐘對(duì)被測(cè)系統(tǒng)的輸入數(shù)據(jù)進(jìn)行采樣的方式，內(nèi)部時(shí)鐘頻率一般較被測(cè)系統(tǒng)高得多，這樣使單位時(shí)間內(nèi)的信息量增多，提高了分辨力，從而顯示的數(shù)據(jù)更精確，可以檢測(cè)出波形中的“毛刺”干擾。。外部系統(tǒng)時(shí)鐘內(nèi)部系統(tǒng)時(shí)鐘同步采樣效果異步采樣效果被測(cè)信號(hào)數(shù)據(jù)3.數(shù)據(jù)存儲(chǔ)邏輯分析儀的存儲(chǔ)器主要有移位寄存器和隨機(jī)存儲(chǔ)器（RAM）兩種。移位寄存器每存入一個(gè)新數(shù)據(jù)，以前存儲(chǔ)的數(shù)據(jù)就移位一次，待存滿時(shí)最早存入的數(shù)據(jù)就被移出。隨機(jī)存儲(chǔ)器是按寫(xiě)地址計(jì)數(shù)器規(guī)定的地址向RAM中寫(xiě)入數(shù)據(jù)。每當(dāng)寫(xiě)時(shí)鐘到來(lái)時(shí)，計(jì)數(shù)值加1，并循環(huán)計(jì)數(shù)。因而在存儲(chǔ)器存滿以后，新的數(shù)據(jù)將覆蓋舊的數(shù)據(jù)。可見(jiàn)這兩種存儲(chǔ)器都是以先入先出的方式存儲(chǔ)的。9.2.5邏輯分析儀的顯示1.波形顯示它是定時(shí)分析最基本的顯示方式，它將各通道采集的數(shù)據(jù)按通道以偽方波形式顯示出來(lái)，顯示出來(lái)的波形與示波器不同，它不代表信號(hào)的真實(shí)波形，只代表采樣時(shí)刻信號(hào)的狀態(tài)。波形顯示是一種多通道信號(hào)詳細(xì)視圖，允許您查看捕獲的所有信號(hào)的時(shí)間關(guān)系，在很大程度上與示波器的顯示波形類(lèi)似。圖9.16是一個(gè)定時(shí)分析的波形顯示圖，顯示窗口中一般有兩個(gè)時(shí)標(biāo)M1和M2，利用它可以測(cè)量?jī)蓚€(gè)信號(hào)跳變沿之間的時(shí)間，甚至可以自定義加入新的時(shí)標(biāo)。2.列表顯示它常用于狀態(tài)分析時(shí)的數(shù)據(jù)顯示，它是將數(shù)據(jù)以列表方式顯示出來(lái)，數(shù)據(jù)可以顯示為二進(jìn)制、八進(jìn)制、十六進(jìn)制、十進(jìn)制以及ASCll碼等形式。圖9.15將每個(gè)探頭的數(shù)據(jù)按照采樣順序以十六進(jìn)制方式顯示出來(lái)，移動(dòng)光標(biāo)可以觀察捕獲的所有數(shù)據(jù)，方便地觀測(cè)分析被測(cè)系統(tǒng)的數(shù)據(jù)流。3.反匯編顯示在對(duì)計(jì)算機(jī)系統(tǒng)進(jìn)行測(cè)試分析，特別是軟件測(cè)試時(shí)，通過(guò)觀察數(shù)據(jù)列表中的數(shù)據(jù)流來(lái)分析系統(tǒng)工作很不方便。多數(shù)邏輯分析儀提供了另一種有效的顯示方式，即反匯編方式。它是將采集到的總線數(shù)據(jù)（指令的機(jī)器碼）按照被測(cè)的微處理器系統(tǒng)的指令系統(tǒng)進(jìn)行反匯編，然后將反匯編后的匯編程序以指令助記符的方式顯示出來(lái)，這樣可以方便地觀察指令流，分析程序運(yùn)行情況。圖9.18是將某微機(jī)系統(tǒng)總線數(shù)據(jù)采集后，按照其指令系統(tǒng)反匯編的結(jié)果。4.圖形顯示圖形顯示是將屏幕X、Y方向分別作為時(shí)間軸和數(shù)據(jù)軸進(jìn)行顯示的一種方式，圖9.19是邏輯分析儀在雷達(dá)測(cè)試中的XY顯示方式。5.協(xié)議顯示利用邏輯分析儀的協(xié)議分析功能可實(shí)現(xiàn)協(xié)議數(shù)據(jù)幀的隊(duì)列觸發(fā)，所謂協(xié)議數(shù)據(jù)幀，就是經(jīng)過(guò)插件解碼后的數(shù)據(jù)組合成一個(gè)觸發(fā)數(shù)據(jù)隊(duì)列。如圖9.20所示，是I2C協(xié)議的解碼圖，利用協(xié)議顯示的波形圖可直觀的得到數(shù)據(jù)包依次是0xF0，0x00，0x01，0x02，0x03等，通過(guò)特定的協(xié)議觸發(fā)，即可得到相應(yīng)的協(xié)議顯示的數(shù)據(jù)幀，方便了用戶進(jìn)行相關(guān)協(xié)議的開(kāi)發(fā)與調(diào)試。圖9.18I2C協(xié)議的解碼圖9.2.6

邏輯分析儀的主要技術(shù)指標(biāo)及發(fā)展趨勢(shì)1.邏輯分析儀的主要技術(shù)指標(biāo)

（1）采樣通道數(shù)

邏輯分析儀信號(hào)輸入通道主要包括數(shù)據(jù)通道和時(shí)鐘通道，通道越多，可以同時(shí)觀測(cè)的信號(hào)就越多。（2）最大定時(shí)采樣率

在定時(shí)分析時(shí)，要有足夠的定時(shí)分辨率，就應(yīng)當(dāng)有足夠高的定時(shí)采樣率，定時(shí)采樣率越高，得到的波形結(jié)果越精細(xì)。如致遠(yuǎn)LAB6503邏輯分析儀最大定時(shí)采樣率為1GHz，高速定時(shí)采樣可達(dá)5GHz，其時(shí)間分辨率達(dá)200ps。（3）最大狀態(tài)采樣率

在進(jìn)行狀態(tài)分析時(shí)，邏輯分析儀采樣時(shí)鐘使用外部輸入時(shí)鐘，在外部時(shí)鐘的驅(qū)動(dòng)下進(jìn)行數(shù)據(jù)的采樣，外部輸入時(shí)鐘的最高頻率決定了邏輯分析儀的最高狀態(tài)采樣率。（4）存儲(chǔ)深度存儲(chǔ)深度即存儲(chǔ)容量，是指邏輯分析儀能夠連續(xù)保存采樣點(diǎn)的數(shù)量，存儲(chǔ)深度越大能夠觀察的時(shí)間就越長(zhǎng)，但由于高速存儲(chǔ)器的價(jià)格都比較高，直接影響邏輯分析儀的成本。一般以每個(gè)通道可以存儲(chǔ)的數(shù)據(jù)位數(shù)表示，單位為比特，一般為幾十Kb到幾十Mb。（5）觸發(fā)方式

相比示波器，邏輯分析儀提供了豐富的觸發(fā)模式，一般有邊沿觸發(fā)、電平觸發(fā)、定時(shí)觸發(fā)、碼型觸發(fā)、組合觸發(fā)、協(xié)議觸發(fā)和高級(jí)觸發(fā)等模式。（6）輸入電平變化范圍輸入電平變化范圍越大，可測(cè)試的數(shù)字系統(tǒng)邏輯電平種類(lèi)越多，一般支持TTL、CMOS、ECL、PECL、LVPECL及用戶自定義電平等。（7）分析功能

邏輯分析儀對(duì)輸入信號(hào)進(jìn)行時(shí)序和狀態(tài)的分析能力，主要包括針對(duì)UART、SPI、I2C、1-Wire、USB、CAN、ModBus等的總線分析和SD卡、CF卡等及其他高層協(xié)議的分析，針對(duì)處理器的反匯編分析等功能。2．邏輯分析儀的發(fā)展趨勢(shì)①定時(shí)分析與狀態(tài)分析結(jié)合在一起，分析速率、通道數(shù)等技術(shù)指標(biāo)也不斷提高。②分析速率更快。分析時(shí)間更長(zhǎng)，因此要求存儲(chǔ)深度更大，超過(guò)2MB／通道，甚至幾十MB／通道。③加強(qiáng)數(shù)據(jù)處理分析功能，不僅能進(jìn)行反匯編源代碼顯示，有的還可以進(jìn)行高級(jí)語(yǔ)言的源程序顯示；采用時(shí)間直方圖監(jiān)測(cè)程序各模塊的執(zhí)行時(shí)間，分析程序效率；用地址直方圖監(jiān)測(cè)程序模塊活動(dòng)情況，分析系統(tǒng)資源利用率。

④與時(shí)域測(cè)試儀器示波器的結(jié)合，邏輯分析儀只能進(jìn)行邏輯時(shí)序分析，示波器能夠觀察波形，將兩者集成在一起構(gòu)成混合信號(hào)分析儀，以實(shí)現(xiàn)更強(qiáng)的測(cè)試分析能力。⑤向邏輯分析系統(tǒng)方向發(fā)展，邏輯分析系統(tǒng)包含測(cè)量部分和控

制部分，其中測(cè)量部分包括：邏輯定時(shí)分析儀、邏輯狀態(tài)分析儀、數(shù)據(jù)發(fā)生器、模擬記錄器（示波器），而控制部分包括顯示、接口、數(shù)據(jù)處理等，實(shí)際上控制部分是由微機(jī)系統(tǒng)完成。表9.2目前主流邏輯分析儀的主要技術(shù)特性類(lèi)別型號(hào)定時(shí)采樣率高速定時(shí)采樣率狀態(tài)采樣率數(shù)據(jù)通道數(shù)最大支持存儲(chǔ)深度獨(dú)立式邏輯分析儀數(shù)英SA8320100MHz35MHz32256Kb/每通道獨(dú)立式邏輯分析儀OItekOLA2032B250MHz200MHz32512kb/每通道獨(dú)立式邏輯分析儀安捷倫16823A1GHz4GHz450MHz10232M獨(dú)立式邏輯分析儀泰克TLA62042GHz8GHz450MHz136128Mb/每通道模塊化邏輯分析儀安捷倫16910A1GHz4GHz500MHz10232M模塊化邏輯分析儀泰克TLA7BB46.4GHz50GHz1.4GHz136128Mb/每通道虛擬邏輯分析儀孕龍LAP-C(322000)200MHz100MHz322Mb/每通道虛擬邏輯分析儀致遠(yuǎn)LAB7504500MHz5GHz250MHz3464Mb/每通道⑥結(jié)構(gòu)一般采用嵌入式PC為硬件平臺(tái)，軟件以Windows為平臺(tái)，非常方便擴(kuò)展和儀器的多樣化，配以數(shù)字發(fā)生器模塊和數(shù)字存儲(chǔ)示波器模塊，即可構(gòu)成集激勵(lì)源與測(cè)量?jī)x器于一體的邏輯分析系統(tǒng)。9.2.7邏輯分析儀的應(yīng)用邏輯分析儀檢測(cè)被測(cè)系統(tǒng)，是用邏輯分析儀的探頭檢測(cè)被測(cè)系統(tǒng)的數(shù)據(jù)流，通過(guò)對(duì)特定數(shù)據(jù)流的觀察分析，進(jìn)行軟硬件的故障診斷。1.邏輯分析儀在低速信號(hào)時(shí)序分析中的應(yīng)用LCD在嵌入系統(tǒng)中應(yīng)用廣泛，操作時(shí)序簡(jiǎn)單，一般用微控制器完成讀寫(xiě)操作，如圖9.19所示是常見(jiàn)LCD模塊的讀操作時(shí)序圖，TAS為RS、R/W信號(hào)建立時(shí)間，TAS≥10ns；TAH為RS、R/W信號(hào)保持時(shí)間，TAH≥20ns；TDDR是數(shù)據(jù)延遲時(shí)間，TDDR≤260ns。圖9.19LCD模塊讀操作時(shí)序圖利用致遠(yuǎn)邏輯分析儀LA1432獲取的LCD模塊實(shí)際時(shí)序圖如圖9.20所示，根據(jù)波形可測(cè)得TAS=38ns,TDDR=56ns，都符合數(shù)據(jù)手冊(cè)的時(shí)序要求，但是TAH=4ns，并不符合TAH≥20ns的時(shí)序要求。雖然LCD模塊可能正常工作，但實(shí)際上存在時(shí)序不滿足要求的隱患，一旦工作環(huán)境發(fā)生改變，可能會(huì)出現(xiàn)顯示故障。時(shí)序問(wèn)題對(duì)于許多嵌入式設(shè)計(jì)來(lái)說(shuō)是相當(dāng)常見(jiàn)的，故障排除可能是一個(gè)耗時(shí)的任務(wù)。只有全面了解被測(cè)電路的工作原理和時(shí)序要求，并正確選擇邏輯分析儀采樣率和觸發(fā)方式才能確保捕捉到正確的信號(hào)，快速找到時(shí)序隱患和問(wèn)題，從而簡(jiǎn)化和加快電路設(shè)計(jì)與調(diào)試進(jìn)程。2.邏輯分析儀在UART協(xié)議分析中的應(yīng)用邏輯分析儀軟件UART協(xié)議分析按照標(biāo)準(zhǔn)的串行傳輸協(xié)議對(duì)數(shù)據(jù)進(jìn)行解碼，支持波特率、數(shù)據(jù)幀位數(shù)（5～8位）、停止位(1或2位)和校驗(yàn)位的設(shè)置，可分別對(duì)RXD引腳和TXD引腳，或同時(shí)對(duì)兩個(gè)引腳的數(shù)據(jù)進(jìn)行解碼分析，圖9.21為致遠(yuǎn)LA系列邏輯分析儀的UART總線解碼設(shè)置界面，在實(shí)際應(yīng)用時(shí)，邏輯分析儀的采樣頻率至少為UART波特率的10倍，這樣減少采樣偏差的影響，可獲得比較理想的解碼效果。圖9.22UART發(fā)送數(shù)據(jù)解碼波形圖圖9.22為L(zhǎng)A1432邏輯分析儀采集UART發(fā)送的數(shù)據(jù)，并利用UART總線分析插件對(duì)采集到的數(shù)據(jù)進(jìn)行分析解碼，解碼數(shù)據(jù)為“HelloWorld！”。9.3

可測(cè)試性設(shè)計(jì)（簡(jiǎn)介）9.3.1

概述隨著超大規(guī)模集成(VLSI)芯片的集成度越來(lái)越高，而供外部測(cè)試的引腳卻相對(duì)很少，測(cè)試越來(lái)越困難，使芯片測(cè)試要付出比芯片的設(shè)計(jì)和生產(chǎn)更高的代價(jià)。為此，人們開(kāi)始認(rèn)識(shí)到，傳統(tǒng)的系統(tǒng)設(shè)計(jì)人員主要考慮系統(tǒng)的邏輯功能，而測(cè)試人員再根據(jù)已設(shè)計(jì)好的系統(tǒng)來(lái)研究測(cè)試方法，這種狀況會(huì)使測(cè)試的開(kāi)銷(xiāo)在系統(tǒng)設(shè)計(jì)中占有的比例急劇增長(zhǎng)，因而測(cè)試問(wèn)題不再是個(gè)附屬的次要問(wèn)題，根本的解決方法是在進(jìn)行系統(tǒng)設(shè)計(jì)時(shí)就要同時(shí)考慮到測(cè)試的需求，以提高系統(tǒng)的可測(cè)試性，這就是可測(cè)性設(shè)計(jì)。可測(cè)性設(shè)計(jì)要研究的主要問(wèn)題是：什么樣的結(jié)構(gòu)容易作故障診斷；什么樣的系統(tǒng)，測(cè)試時(shí)所用的測(cè)試矢量既數(shù)量少，產(chǎn)生起來(lái)又比較方便；測(cè)試點(diǎn)和激勵(lì)點(diǎn)設(shè)置在什么地方，設(shè)置多少，才能使測(cè)試比較方便而開(kāi)銷(xiāo)又比較少等。下面分別依次介紹的掃描設(shè)計(jì)技術(shù)、內(nèi)建自測(cè)試技術(shù)及邊緣掃描測(cè)試技術(shù)，這些技術(shù)均屬于結(jié)構(gòu)可測(cè)性設(shè)計(jì)方法?？蓽y(cè)試性設(shè)計(jì)（DFT：DesignForTestability）的目標(biāo)為：（1）所設(shè)計(jì)的電路和系統(tǒng)方便進(jìn)行測(cè)試；（2）可測(cè)性設(shè)計(jì)所引起的附加硬件代價(jià)應(yīng)盡量?。唬?）附加電路盡量不影響原電路的功能和性能；（4）設(shè)計(jì)方法應(yīng)具有較廣的適應(yīng)面。按照產(chǎn)品的結(jié)構(gòu)層次，可測(cè)試性設(shè)計(jì)可以分為芯片的可測(cè)試性設(shè)計(jì)、電路模塊的可測(cè)試性設(shè)計(jì)、系統(tǒng)級(jí)可測(cè)試性設(shè)計(jì)和軟件的可測(cè)試性設(shè)計(jì)等?？蓽y(cè)試性設(shè)計(jì)是指在系統(tǒng)、分系統(tǒng)、設(shè)備、組件和部件的設(shè)計(jì)過(guò)程中，通過(guò)綜合考慮并實(shí)現(xiàn)測(cè)試的可控性與可觀測(cè)性、初始化與可達(dá)性、機(jī)內(nèi)測(cè)試（BIT，Built-inTest）以及和外部測(cè)試設(shè)備兼容性等，達(dá)到測(cè)試性要求的設(shè)計(jì)過(guò)程。9.3.2可測(cè)試性設(shè)計(jì)技術(shù)的發(fā)展階段按可測(cè)試性機(jī)制的特點(diǎn)及出現(xiàn)時(shí)間，大體可以分為四個(gè)發(fā)展階段：（1）第一代DFT技術(shù)：特定目標(biāo)可測(cè)試性設(shè)計(jì)（2）第二代DFT技術(shù)：結(jié)構(gòu)化可測(cè)試性設(shè)計(jì)（3）第三代DFT技術(shù)：基于邊界掃描機(jī)制的標(biāo)準(zhǔn)化設(shè)計(jì)（4）第四代DFT技術(shù)：遞階集成BIT技術(shù)結(jié)構(gòu)化可測(cè)試性設(shè)計(jì)通常采用掃描設(shè)計(jì)和內(nèi)建自測(cè)試（BIST，Built-In-SelfTest）的方法進(jìn)行，邊界掃描機(jī)制提供了一種完整的、標(biāo)準(zhǔn)化的可測(cè)試性設(shè)計(jì)方法。遞階集成BIT(HIBIT：HierarchicalandIntegratedBuilt-InTest)是一種新型的系統(tǒng)級(jí)可測(cè)試性設(shè)計(jì)策略，9.3.2

掃描設(shè)計(jì)技術(shù)1.掃描通路法掃描設(shè)計(jì)技術(shù)是解決存儲(chǔ)元件可測(cè)試性的有效方法，它不僅使時(shí)序電路的測(cè)試得到簡(jiǎn)化，而且還可使電路能夠自檢，從而顯著提高系統(tǒng)的可測(cè)試性。圖9.23同步時(shí)序電路的一般模型圖9.24一般掃描通路的設(shè)計(jì)掃描通路法的基本原理是把一個(gè)集成電路內(nèi)所有狀態(tài)存儲(chǔ)器件串接起來(lái)組成一個(gè)移位寄存器，便于從外部地控制并直接觀察這些狀態(tài)存儲(chǔ)器件中的內(nèi)容。

IC1狀態(tài)存儲(chǔ)器IC2狀態(tài)存儲(chǔ)器外部檢測(cè)狀態(tài)存儲(chǔ)器IC1狀態(tài)存儲(chǔ)器

大規(guī)模集成電路移位寄存器掃描通路法原理示意圖電子靈敏掃描設(shè)計(jì)的關(guān)鍵部件是串行移位寄存器，圖9.25是移位寄存器的結(jié)構(gòu)框圖，它包含兩個(gè)鎖存器L1和L2，L1是正常工作的狀態(tài)存儲(chǔ)器件，具有系統(tǒng)數(shù)據(jù)輸入D、系統(tǒng)時(shí)鐘CLK輸入和系統(tǒng)數(shù)據(jù)輸出Y1。2.電平靈敏掃描設(shè)計(jì)圖9.25移位寄存器結(jié)構(gòu)9.3.3

內(nèi)建自測(cè)試技術(shù)1.概述內(nèi)建自測(cè)試（Built-InSelfTest，簡(jiǎn)稱BIST）的基本思想是將測(cè)試激勵(lì)生成和測(cè)試響應(yīng)分析集成入被測(cè)電路或系統(tǒng)中。在BIST中通常使用特征分析將大量的測(cè)試響應(yīng)壓縮成少許幾位構(gòu)成的特征。在測(cè)試結(jié)束后，通過(guò)比較被測(cè)電路的實(shí)際特征和預(yù)先計(jì)算或模擬獲得的無(wú)故障電路特征，以決定被測(cè)電路是否存在故障。圖9.26BIST的一般結(jié)構(gòu)2.基于掃描BIST圖9.27基于掃描的BIST結(jié)構(gòu)BIST控制單元的模式計(jì)數(shù)器用來(lái)記錄已施加多少個(gè)測(cè)試矢量，位計(jì)數(shù)器用來(lái)記錄一個(gè)測(cè)試矢量已有多少位移入掃描鏈。3.基于時(shí)鐘BIST圖9.29基于時(shí)鐘的BIST結(jié)構(gòu)該方案為并行的，每一個(gè)時(shí)鐘周期完成一次測(cè)試矢量的施加和測(cè)試響應(yīng)的捕獲，通常采用偽隨機(jī)序列發(fā)生器作為測(cè)試矢量生成器，以及用一個(gè)多輸入特征寄存器MISR作為測(cè)試響應(yīng)分析器。9.3.4邊界掃描測(cè)試技術(shù)

邊界掃描測(cè)試技術(shù)作為一種新興技術(shù)，具有附加測(cè)試資源少，對(duì)器件和電路本身的性能影響小等特點(diǎn)，迅速得到了發(fā)展并廣泛地用于電子設(shè)計(jì)與制造領(lǐng)域。邊界掃描測(cè)試技術(shù)的應(yīng)用提高了器件的可控性和可觀察性，起到了“虛擬探針”的作用，解決了現(xiàn)代電子技術(shù)發(fā)展帶來(lái)的測(cè)試問(wèn)題。該測(cè)試技術(shù)的應(yīng)用有效提高了電路的可控性和可觀測(cè)性，提高了故障覆蓋率，減少了故障診斷時(shí)間，具有良好的性價(jià)比，已日益成為可測(cè)試性設(shè)計(jì)中應(yīng)用最為廣泛的技術(shù)之一。邊界掃描測(cè)試技術(shù)為芯片級(jí)、電路板級(jí)和系統(tǒng)級(jí)的測(cè)試注入了新的活力，為現(xiàn)代電子系統(tǒng)設(shè)備、軍事電子裝備、武器系統(tǒng)的開(kāi)發(fā)與測(cè)試提供了新的理論與技術(shù)支持，有效解決了復(fù)雜、高密度電路系統(tǒng)的測(cè)試問(wèn)題，提供了一套完整的、標(biāo)準(zhǔn)化的數(shù)字電路可測(cè)試性設(shè)計(jì)方法，有效解決了傳統(tǒng)測(cè)試方法難以解決的測(cè)試問(wèn)題，具有很好的應(yīng)用前景。1.邊界掃描測(cè)試標(biāo)準(zhǔn)（1）數(shù)字系統(tǒng)邊界掃描測(cè)試標(biāo)準(zhǔn)－IEEE1149.1圖9.29測(cè)試邏輯結(jié)構(gòu)圖邊界掃描的核心思想是在芯片管腳和芯片內(nèi)部邏輯之間，即緊挨元件的每個(gè)輸入、輸出引腳處增加移位寄存器組，在電路板的測(cè)試模式下,寄存器單元在相應(yīng)的指令作用下，控制輸出引腳的狀態(tài)，讀入輸入引腳的狀態(tài)，從而允許用戶對(duì)電路板上的互連進(jìn)行測(cè)試。（2）混合信號(hào)電路邊界掃描測(cè)試標(biāo)準(zhǔn)－IEEE1149.4圖9.30混合信號(hào)器件邊界掃描測(cè)試邏輯結(jié)構(gòu)IEEE1149.4標(biāo)準(zhǔn)與IEEE1149.1標(biāo)準(zhǔn)的完全兼容，對(duì)混合信號(hào)電路中的數(shù)字部分，使用IEEE1149.1標(biāo)準(zhǔn)的規(guī)定進(jìn)行邊界掃描測(cè)試；而對(duì)混合信號(hào)電路中的模擬部分，IEEE1149.4標(biāo)準(zhǔn)專門(mén)規(guī)定了特殊的邊界掃描結(jié)構(gòu)來(lái)實(shí)現(xiàn)模擬電路的邊界掃描測(cè)試，即實(shí)現(xiàn)模擬虛擬探針測(cè)試。

（3）模塊測(cè)試與維護(hù)總線標(biāo)準(zhǔn)－IEEE1149.5圖9.31系統(tǒng)級(jí)邊界掃描測(cè)試結(jié)構(gòu)該標(biāo)準(zhǔn)詳述了一個(gè)串行的模塊測(cè)試和維護(hù)總線結(jié)構(gòu)，提供一個(gè)標(biāo)準(zhǔn)化的背板模塊測(cè)試和維護(hù)界面，用于將來(lái)自不同設(shè)計(jì)廠商的可測(cè)試模塊集成到一個(gè)可測(cè)試和可維護(hù)的子系統(tǒng)中。（4）高級(jí)數(shù)字網(wǎng)絡(luò)邊界掃描測(cè)試標(biāo)準(zhǔn)－IEEE1149.6圖9.32高級(jí)數(shù)字網(wǎng)絡(luò)邊界掃描器件結(jié)構(gòu)提供了一種完整的、標(biāo)準(zhǔn)化的可測(cè)性設(shè)計(jì)方法。（5）雙引腳測(cè)試與調(diào)試接口邊界掃描標(biāo)準(zhǔn)－IEEE1149.7圖