GB/T 18349-2001集成電路/計算機硬件描述語言Verilog

！C5.35.060L74中華人民共和國國家標準GB/T18349-2001集成電路/計算機硬件描述語言VerilogIntegratedCircuit/ComputerHardwareDescriptionLanguageVerilog2001-04-09發(fā)布2001-10-01實施國家質量技術監(jiān)督局發(fā)布

GB/T18349-2001二前言概述詞法約定數據類型4表達式…語義調度··….·……······5332斌值語句…6門級建模和開關級建模………用戶定義的基元（UDPs）97110任務和兩數有名稱的塊和任務的停用層次化結構……12100指定塊：.···························1131系統(tǒng)任務和面數·值變轉儲(VCD)文件155編譯指令…16TF和PL.IACC的接口機制PI.I17018ACC例行程序的使用ACC例行程序的定義20819TF例行程序的使用·332TF例行程序的定義VPI例行程序的使用·22372：VPI例行程序的定義……23398附錄A(標準的附錄）形式化語法定義附錄B(標準的附錄）關關鍵詞列表…138）acc_uscr.h文件附錄C(標準的附錄）434附錄標準的附錄）veriuser.h文件446附錄E(標準的附錄）vpi_user.h文件454469附錄F(提示的附錄）系統(tǒng)任務和函數……·編譯指令……小附錄G(提示的附錄）附錄H(提示的附錄）考文獻475附錄I提示的附錄）專用術語中英文對照表475

GB/T18349-2001本標準等同采用（美國)電氣與電子工程師協(xié)會：IEEESid1364-1995《基于硬件描述語言Veriog的標準硬件描述語言》其技術內容與1EEEStd1364一1995完全一致，標準結構也無任何改動，只是增加了附錄1專用術語中英文對照表”以利于本標準專業(yè)術語的統(tǒng)一。EEESld1364-1995標準已被世界各工業(yè)發(fā)達國家普通接受，將共等同采用為我國國家標準將使我國的集成電路（AD軟件技術在使用方法上與國際保持一致，有利于我國與國際集成電路設計技術標準化接軌，也有利于我國硬件描述語言按國際慣例規(guī)范化。VerilogHD（VcrilogHardwareDcscripuionL.anguage,VerilogHDL)是一項重要的集成電路CAD軟件技術，是當前HDL（硬件描述語言)設計方法學的基礎，受到半導體及集成電路設計行業(yè)的警追重視，世界各大半導體公司大多采用了該標準。當前國際微電子技術正在迅猛發(fā)展,我國正處在突破集成電路產業(yè)落后局面的關鍵時刻.而集成電路設計是有可能首先取得成功的行業(yè)·這一點在國內已取得共識。因此·本標準的發(fā)布實施必將會對我國的CAD發(fā)展有重要的推動作用，硬件描述語言Verilog是PhilipR.Moorby于1983年在英格蘭阿克頓市的（atcwayDcaignAu-lomation硬件描述語言公司設計出來的，該公司在同一年發(fā)布了"VerilogHDL.”及其模擬器，并于1985年推出改進產品Vcrilog-Xl.。1989年12月，dence公司并購了這家公司，并于1990年將VerilogHDL公開，成立了（Vi((penVeriloglntcrnational)。OV1是由VerilogHDL用戶和CAE供應商組成的行業(yè)協(xié)會·負責推動和制定工業(yè)標準。VerilogHDL.在1995年12月12日被IEEE接納為IEEEstd1364-1995工業(yè)標準（下文簡稱Verilog）。Verilog從誕生起就與生產實際緊密結合在一起，具有結構消晰、文法簡明、功能強大、高速模擬和多庫支持等優(yōu)點，并獲得許多工具的支持，深受用戶的喜愛。雖然另一種硬件描述語言VHI.于1987年首先成為IEEEsld1076-1987標準，并于1993年擴展為IEEEsld1076一1993標準，使它得到迅速發(fā)展,但是Verilog實際上是IC行業(yè)標準，特別是在1995年12月被IEEE接納為正式標準后，使它成為一種很有克爭力的硬件描述語言。VerilogIEEEsld1364-1995標準包含的內容十分豐富,主要有：詞法約定、數據類型、表達式、語義調度、賦值語句、門級建模和開關級建模、用戶定義的基元、行為級建模、任務和函數、有名稱的塊和任務的停用、層次化結構、指定塊、系統(tǒng)任務和函數、值變轉儲文件、編譯指令、PLITF和ACC接口機制、ACC程序定義及ACC程序的使用TF程序定義及TF程序的應用、VPI程序定義及VPI程序的使用等內容。本標準中黑體字和斜體字的說明見1.3。本標準的附錄A、附錄B、附錄C、附錄D、附錄E都是標準的附錄。本標準的附錄F、附錄G、附錄H和附錄1都是提示的附錄。本標準由中國標準研究中心和北京理工大學提出。本標準由全國信息技術標準化技術委員會歸口。本標準起草單位：北京理工大學和中國標準研究中心，本標準主要起草人：劉明業(yè)、蔣敬旗、董連續(xù)、石峰、胡燕翔、葉梅龍、董國華、樊孝忠。

中華人民共和國國家標準集成電路/計算機硬件描述語言VerilogGB/T18349—2001IntegratedCircuit/ComputerHardwareDescriptionLanguageVerilog概述1.1本標準的目的本標準旨在作為Verilog"硬件描述語言(HDL.)的完整規(guī)范。本文檔包括：VerilogHDL所有結構的形式化語法和語義;模擬系統(tǒng)的任務和函數，例如文本輸出鼠示命令；編譯指令,例如文本替代宏和模擬的時間刻度；編程語言接口（PI.I)的連接機制：存取例行程序、任務例行程序/函數例行程序以及Verilog的過程化接口例行程序的形式化語法和語義：應用實例；-PLI頭文件列表1.2本標準使用的一些約定本標準分為多章，每章集中述該語言的某個特定間題。每章中各條論述單獨的結構和概念。論述中首先是對結構或概念的介紹和基本原理，接著是語法和語義描述，以及一些舉例和注釋。本標準中使用的動詞"shall"表示強制要求，而動詞"can”表示可選擇性。這些動詞對于不同的該者表示不同的含義：a）對于VerilogHDL的工具開發(fā)人員來說，動詞"shall"表示標準強加的要求。要求最終實現的結果能夠實現這些要求，如果要求不能得到滿足就報錯。b）對于VerilogHDL模型開發(fā)人員來說，動詞“shall"表示VerilogHDL的特性是語言定義的自然結果。要求模型開發(fā)人員能夠遭循這些特性所隱含的約束。動詞"an"表示可選擇性，模型開發(fā)人員可以隨意操作。如果采用,則要求模型開發(fā)人員遵循語言定義所閘明的要求。）對于使用VerilogHDL模型的用戶來說,動詞"shall"表示模型的特性是語言定義的自然結果模型用戶可以依賴VerilogHDL源文本隱含的模型特性。1.3語法描述使用BackusNaur范式（BNF）進行VerilogHDL的形式化描述。使用以下約定：a）使用小寫字母、下劃線表示語