模擬集成電路版圖設(shè)計(jì)基礎(chǔ)_第1頁(yè)
模擬集成電路版圖設(shè)計(jì)基礎(chǔ)_第2頁(yè)
模擬集成電路版圖設(shè)計(jì)基礎(chǔ)_第3頁(yè)
模擬集成電路版圖設(shè)計(jì)基礎(chǔ)_第4頁(yè)
模擬集成電路版圖設(shè)計(jì)基礎(chǔ)_第5頁(yè)
已閱讀5頁(yè),還剩39頁(yè)未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

模擬集成電路版圖設(shè)計(jì)基礎(chǔ)2015年7月28日目錄前言集成電路工藝基礎(chǔ)一、什么是版圖?二、版圖的意義三、版圖與線路圖、工藝的關(guān)系四、版圖設(shè)計(jì)的過(guò)程五、版圖的組成六、版圖的層次七、如何繪制版圖八、版圖驗(yàn)證與檢查九、版圖的藝術(shù)集成電路工藝基礎(chǔ)(1)對(duì)P型硅片進(jìn)行氧化,生成較薄的一層Si3N4,然后進(jìn)行光刻,刻出有源區(qū)后進(jìn)行場(chǎng)氧化。集成電路工藝基礎(chǔ)(2)進(jìn)行氧化(柵氧化),在暴露的硅表面生成一層嚴(yán)格控制的薄SiO2層。(3)淀積多晶硅,刻蝕多晶硅以形成柵極及互連線圖形。(4)將磷或砷離子注入,多晶硅成為離子注入的掩膜(自對(duì)準(zhǔn)),形成了MOS管的源區(qū)和漏區(qū);同時(shí)多晶硅也被摻雜,減小了多晶硅的電阻率。集成電路工藝基礎(chǔ)(5)淀積SiO2,將整個(gè)結(jié)構(gòu)用SiO2覆蓋起來(lái),刻出與源區(qū)和漏區(qū)相連的接觸孔。(6)把鋁或其它金屬蒸上去,刻出電極及互連線以上每道工序都是需要掩膜版的,那掩膜版的大小怎么定呢?如何精確呢?這就需要我們繪制版圖,生產(chǎn)商拿到版圖生成的cdl文件就明確了!一、什么是版圖?版圖是一組相互套合的圖形,各層版圖相應(yīng)于不同的工藝步驟,每一層版圖用不同的圖案來(lái)表示,版圖與所采用的制備工藝緊密相關(guān)。版圖設(shè)計(jì):根據(jù)邏輯與電路功能和性能要求以及工藝水平要求來(lái)設(shè)計(jì)光刻用的掩膜版圖,是集成電路設(shè)計(jì)的最終輸出。二、版圖的意義1)集成電路掩膜版圖設(shè)計(jì)師實(shí)現(xiàn)集成電路制造所必不可少的設(shè)計(jì)環(huán)節(jié),它不僅關(guān)系到集成電路的功能是否正確,而且也會(huì)極大程度地影響集成電路的性能、成本與功耗。2)它需要設(shè)計(jì)者具有電路系統(tǒng)原理與工藝制造方面的基本知識(shí),設(shè)計(jì)出一套符合設(shè)計(jì)規(guī)則的“正確”版圖也許并不困難,但是設(shè)計(jì)出最大程度體現(xiàn)高性能、低功耗、低成本、能實(shí)際可靠工作的芯片版圖缺不是一朝一夕能學(xué)會(huì)的本事。三、版圖與線路圖、工藝的關(guān)系

1、邏輯圖(線路圖)------版圖-----工藝(流片,形成實(shí)物產(chǎn)品)2、版圖決定于線路圖,版圖必須和線路圖完全一一對(duì)應(yīng),根據(jù)版圖提出的線路圖,必須完全實(shí)現(xiàn)需求的邏輯功能3、版圖受工藝的限制,要么按照特征尺寸畫(huà)版圖,要么對(duì)應(yīng)具體工藝的特征長(zhǎng)度,給出每一種情況的具體數(shù)值4、版圖的兩大任務(wù):完全實(shí)現(xiàn)需求的邏輯功能,和邏輯圖一樣,LVS完全符合實(shí)際的物理及工藝要求,DRC,自鎖等實(shí)際情況四、版圖設(shè)計(jì)的過(guò)程整個(gè)版圖設(shè)計(jì)可分為四步:劃分、布圖規(guī)劃和布局、布線、壓縮。1.劃分:由于一個(gè)芯片包含上千萬(wàn)個(gè)晶體管,在畫(huà)版圖的時(shí)候不可能所有的一起畫(huà),加之受計(jì)算機(jī)存儲(chǔ)空間和計(jì)算能力的限制,需要把整個(gè)電路劃分為若干個(gè)模塊,把處理問(wèn)題的規(guī)??s小。通常我們所涉及到的劃分時(shí)需考慮的因素:模塊的大小,模塊的數(shù)目、模塊之間的連線數(shù)。四、版圖設(shè)計(jì)的過(guò)程2.布圖規(guī)劃和布局:布圖規(guī)劃是根據(jù)模塊所包含的器件數(shù)估計(jì)其面積,再根據(jù)該模塊與其他模塊的連接關(guān)系以及上一層模塊或芯片的形狀估計(jì)該模塊的形狀和相對(duì)位置。3.布局的任務(wù)是確定模塊在芯片上的精確位置,其目標(biāo)是保證在布通的前提下使芯片面積盡可能小。4.布線:百分之百的完成模塊之間的互連,在完成布線的前提下進(jìn)一步優(yōu)化布線結(jié)果,如:提高電性能、減少通孔數(shù)。版圖其實(shí)就是另一種形式的電路圖,作為電路圖最基本的有兩大組成部分1.器件(常見(jiàn))1MOS管2電阻3電容2.互連2.2.1金屬(第一層金屬,第二層金屬……)2.2.2通孔五、版圖的組成NMOSPMOSMOS管剖面圖五、版圖的組成1.1MOS管1)NMOS管以TSMC,CMOS,N單阱工藝為例NMOS管,做在P襯底上,溝道為P型,源漏為N型2)包括層次:NIMP,N+注入DIFF,有源區(qū)Poly,柵M1,金屬CONT,過(guò)孔

3)MOS管的寬長(zhǎng)確定NMOS版圖五、版圖的組成1.1MOS管1)PMOS管以TSMC,CMOS,N單阱工藝為例PMOS管,做在N阱中,溝道為N型,源漏為P型2)包括層次:NWELL,N阱PIMP,P+注入DIFF,有源區(qū)Poly,柵M1,金屬CONT,過(guò)孔3)MOS管的寬長(zhǎng)確定PMOS版圖五、版圖的組成1.1MOS管反向器

器件版圖器件剖面圖及俯視圖五、版圖的組成1.1MOS管電阻版圖五、版圖的組成1.2電阻選擇合適的類(lèi)型,由電阻阻值、方塊電阻值,確定W、L;R=L/W*R01)電容值計(jì)算C=L*W*C02)電容分類(lèi):poly電容MIM電容基于單位面積電容值MOS電容源漏接地,基于柵電容,C=W*L*CoxMIM電容版圖MOS電容版圖五、版圖的組成1.3電容2.1金屬(第一層金屬,第二層金屬……)1)金屬連線M1,M2,M3,M4……2.2通孔2)過(guò)孔Via1,Via2,Via3……五、版圖的組成2互連

1)典型工藝CMOSN阱1P4M工藝剖面圖連線與孔之間的連接五、版圖的組成六、版圖的層次六、版圖的層次inoutVDDVSS反相器版圖示意反相器線路圖N阱Nwell

多晶硅PolyN擴(kuò)散N+通孔Contact金屬線MetalP擴(kuò)散P+

注意在電路圖和版圖中,PMOS晶體管都與VDD相連接;在電路圖和版圖中,NMOS晶體管都與VSS相連接;在電路圖和版圖中,NMOS晶體管和PMOS晶體管的柵極有相同的IN信號(hào),而其漏極有相同的OUT信號(hào);兩種晶體管的寬度不同——在之前的例子中,PMOS晶體管的寬度是NMOS晶體管的3倍。兩種晶體管的長(zhǎng)度看似相同,但卻不同,我們很難辨別它們的差異;對(duì)于N阱來(lái)說(shuō),N+區(qū)域?qū)嶋H上是與VDD相連接的,而電路圖中沒(méi)有顯示這一連接關(guān)系;對(duì)于襯底來(lái)說(shuō),P+區(qū)域?qū)嶋H上是與VSS相連接的。而電路圖中沒(méi)有顯示這一連接關(guān)系。七、如何繪制版圖1.需要的軟件工具2.需要做的準(zhǔn)備七、如何繪制版圖2.需要做的準(zhǔn)備七、如何繪制版圖3.打開(kāi)軟件七、如何繪制版圖3.打開(kāi)軟件七、如何繪制版圖3.打開(kāi)軟件七、如何繪制版圖4.相關(guān)設(shè)置七、如何繪制版圖4.相關(guān)設(shè)置七、如何繪制版圖4.相關(guān)設(shè)置七、如何繪制版圖4.相關(guān)設(shè)置七、如何繪制版圖4.相關(guān)設(shè)置七、如何繪制版圖4.相關(guān)設(shè)置七、如何繪制版圖5.從原理圖將器件導(dǎo)入版圖

待前面基本設(shè)置完成之后便可從原理圖將器件導(dǎo)入版圖中

導(dǎo)入后版圖中的器件排布位置和原理圖中一致

有三種方法可以完成導(dǎo)入

七、如何繪制版圖6.連接器件(常用快捷鍵)七、如何繪制版圖6.連接器件(常用快捷鍵)七、如何繪制版圖7.實(shí)際操作七、如何繪制版圖八、版圖驗(yàn)證與檢查DRC:幾何設(shè)計(jì)規(guī)則檢查ERC:電學(xué)規(guī)則檢查L(zhǎng)VS:網(wǎng)表一致性檢查POSTSIM:后仿真,產(chǎn)生測(cè)試向量。提取實(shí)際版圖的參數(shù)、電阻、電容,生成帶寄生量的器件級(jí)網(wǎng)表,進(jìn)行開(kāi)關(guān)級(jí)邏輯模擬或電路模擬,以驗(yàn)證所設(shè)計(jì)出電路的功能和時(shí)序性能等。模擬版圖和數(shù)字版圖的首要目標(biāo)首先考慮的三個(gè)問(wèn)題匹配3.1匹配中心思想3.2匹配問(wèn)題3.3如何匹配3.4MOS管3.5電阻3.6電容3.7匹配規(guī)則寄生效應(yīng)4.1寄生的產(chǎn)生4.2寄生電容4.3寄生電阻4.4天線效應(yīng)4.5閂鎖效應(yīng)噪聲布局規(guī)劃ESD封裝九、版圖的藝術(shù)九、版圖的藝術(shù)模擬電路和數(shù)字電路的首要目標(biāo)

模擬電路關(guān)注的是功能1)電路性能、匹配、速度等2)沒(méi)有EDA軟件能全自動(dòng)實(shí)現(xiàn),所以需要手工處理數(shù)字電路關(guān)注的是面積1)什么都是

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫(kù)網(wǎng)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論