模擬集成電路版圖設計基礎

模擬集成電路版圖設計基礎2015年7月28日目錄前言集成電路工藝基礎一、什么是版圖？二、版圖的意義三、版圖與線路圖、工藝的關系四、版圖設計的過程五、版圖的組成六、版圖的層次七、如何繪制版圖八、版圖驗證與檢查九、版圖的藝術集成電路工藝基礎（1）對P型硅片進行氧化，生成較薄的一層Si3N4，然后進行光刻，刻出有源區(qū)后進行場氧化。集成電路工藝基礎（2）進行氧化（柵氧化），在暴露的硅表面生成一層嚴格控制的薄SiO2層。（3）淀積多晶硅，刻蝕多晶硅以形成柵極及互連線圖形。（4）將磷或砷離子注入，多晶硅成為離子注入的掩膜（自對準），形成了MOS管的源區(qū)和漏區(qū)；同時多晶硅也被摻雜，減小了多晶硅的電阻率。集成電路工藝基礎（5）淀積SiO2，將整個結構用SiO2覆蓋起來，刻出與源區(qū)和漏區(qū)相連的接觸孔。（6）把鋁或其它金屬蒸上去，刻出電極及互連線以上每道工序都是需要掩膜版的，那掩膜版的大小怎么定呢？如何精確呢？這就需要我們繪制版圖，生產(chǎn)商拿到版圖生成的cdl文件就明確了！一、什么是版圖？版圖是一組相互套合的圖形，各層版圖相應于不同的工藝步驟，每一層版圖用不同的圖案來表示，版圖與所采用的制備工藝緊密相關。版圖設計：根據(jù)邏輯與電路功能和性能要求以及工藝水平要求來設計光刻用的掩膜版圖，是集成電路設計的最終輸出。二、版圖的意義1）集成電路掩膜版圖設計師實現(xiàn)集成電路制造所必不可少的設計環(huán)節(jié)，它不僅關系到集成電路的功能是否正確，而且也會極大程度地影響集成電路的性能、成本與功耗。2）它需要設計者具有電路系統(tǒng)原理與工藝制造方面的基本知識，設計出一套符合設計規(guī)則的“正確”版圖也許并不困難，但是設計出最大程度體現(xiàn)高性能、低功耗、低成本、能實際可靠工作的芯片版圖缺不是一朝一夕能學會的本事。三、版圖與線路圖、工藝的關系

1、邏輯圖（線路圖）------版圖-----工藝（流片，形成實物產(chǎn)品）2、版圖決定于線路圖，版圖必須和線路圖完全一一對應，根據(jù)版圖提出的線路圖，必須完全實現(xiàn)需求的邏輯功能3、版圖受工藝的限制，要么按照特征尺寸畫版圖，要么對應具體工藝的特征長度，給出每一種情況的具體數(shù)值4、版圖的兩大任務：完全實現(xiàn)需求的邏輯功能，和邏輯圖一樣，LVS完全符合實際的物理及工藝要求，DRC，自鎖等實際情況四、版圖設計的過程整個版圖設計可分為四步：劃分、布圖規(guī)劃和布局、布線、壓縮。1.劃分：由于一個芯片包含上千萬個晶體管，在畫版圖的時候不可能所有的一起畫，加之受計算機存儲空間和計算能力的限制，需要把整個電路劃分為若干個模塊，把處理問題的規(guī)?？s小。通常我們所涉及到的劃分時需考慮的因素：模塊的大小，模塊的數(shù)目、模塊之間的連線數(shù)。四、版圖設計的過程2.布圖規(guī)劃和布局：布圖規(guī)劃是根據(jù)模塊所包含的器件數(shù)估計其面積，再根據(jù)該模塊與其他模塊的連接關系以及上一層模塊或芯片的形狀估計該模塊的形狀和相對位置。3.布局的任務是確定模塊在芯片上的精確位置，其目標是保證在布通的前提下使芯片面積盡可能小。4.布線：百分之百的完成模塊之間的互連，在完成布線的前提下進一步優(yōu)化布線結果，如：提高電性能、減少通孔數(shù)。版圖其實就是另一種形式的電路圖，作為電路圖最基本的有兩大組成部分1.器件(常見)1MOS管2電阻3電容2.互連2.2.1金屬（第一層金屬，第二層金屬……）2.2.2通孔五、版圖的組成NMOSPMOSMOS管剖面圖五、版圖的組成1.1MOS管1)NMOS管以TSMC，CMOS，N單阱工藝為例NMOS管，做在P襯底上，溝道為P型，源漏為N型2)包括層次：NIMP，N+注入DIFF，有源區(qū)Poly，柵M1，金屬CONT，過孔

3)MOS管的寬長確定NMOS版圖五、版圖的組成1.1MOS管1)PMOS管以TSMC，CMOS，N單阱工藝為例PMOS管，做在N阱中，溝道為N型，源漏為P型2)包括層次：NWELL，N阱PIMP，P+注入DIFF，有源區(qū)Poly，柵M1，金屬CONT，過孔3)MOS管的寬長確定PMOS版圖五、版圖的組成1.1MOS管反向器

器件版圖器件剖面圖及俯視圖五、版圖的組成1.1MOS管電阻版圖五、版圖的組成1.2電阻選擇合適的類型，由電阻阻值、方塊電阻值，確定W、L；R=L/W*R01)電容值計算C=L*W*C02)電容分類：poly電容MIM電容基于單位面積電容值MOS電容源漏接地，基于柵電容，C=W*L*CoxMIM電容版圖MOS電容版圖五、版圖的組成1.3電容2.1金屬（第一層金屬，第二層金屬……）1)金屬連線M1，M2，M3，M4……2.2通孔2)過孔Via1，Via2，Via3……五、版圖的組成2互連

1)典型工藝CMOSN阱1P4M工藝剖面圖連線與孔之間的連接五、版圖的組成六、版圖的層次六、版圖的層次inoutVDDVSS反相器版圖示意反相器線路圖N阱Nwell

多晶硅PolyN擴散N+通孔Contact金屬線MetalP擴散P+

注意在電路圖和版圖中，PMOS晶體管都與VDD相連接；在電路圖和版圖中，NMOS晶體管都與VSS相連接；在電路圖和版圖中，NMOS晶體管和PMOS晶體管的柵極有相同的IN信號，而其漏極有相同的OUT信號；兩種晶體管的寬度不同——在之前的例子中，PMOS晶體管的寬度是NMOS晶體管的3倍。兩種晶體管的長度看似相同，但卻不同，我們很難辨別它們的差異；對于N阱來說，N＋區(qū)域?qū)嶋H上是與VDD相連接的，而電路圖中沒有顯示這一連接關系；對于襯底來說，P＋區(qū)域?qū)嶋H上是與VSS相連接的。而電路圖中沒有顯示這一連接關系。七、如何繪制版圖1.需要的軟件工具2.需要做的準備七、如何繪制版圖2.需要做的準備七、如何繪制版圖3.打開軟件七、如何繪制版圖3.打開軟件七、如何繪制版圖3.打開軟件七、如何繪制版圖4.相關設置七、如何繪制版圖4.相關設置七、如何繪制版圖4.相關設置七、如何繪制版圖4.相關設置七、如何繪制版圖4.相關設置七、如何繪制版圖4.相關設置七、如何繪制版圖5.從原理圖將器件導入版圖

待前面基本設置完成之后便可從原理圖將器件導入版圖中

導入后版圖中的器件排布位置和原理圖中一致

有三種方法可以完成導入

七、如何繪制版圖6.連接器件（常用快捷鍵）七、如何繪制版圖6.連接器件（常用快捷鍵）七、如何繪制版圖7.實際操作七、如何繪制版圖八、版圖驗證與檢查DRC：幾何設計規(guī)則檢查ERC：電學規(guī)則檢查LVS：網(wǎng)表一致性檢查POSTSIM：后仿真，產(chǎn)生測試向量。提取實際版圖的參數(shù)、電阻、電容，生成帶寄生量的器件級網(wǎng)表，進行開關級邏輯模擬或電路模擬，以驗證所設計出電路的功能和時序性能等。模擬版圖和數(shù)字版圖的首要目標首先考慮的三個問題匹配3.1匹配中心思想3.2匹配問題3.3如何匹配3.4MOS管3.5電阻3.6電容3.7匹配規(guī)則寄生效應4.1寄生的產(chǎn)生4.2寄生電容4.3寄生電阻4.4天線效應4.5閂鎖效應噪聲布局規(guī)劃ESD封裝九、版圖的藝術九、版圖的藝術模擬電路和數(shù)字電路的首要目標

模擬電路關注的是功能1)電路性能、匹配、速度等2)沒有EDA軟件能全自動實現(xiàn)，所以需要手工處理數(shù)字電路關注的是面積1)什么都是