配套第章存儲(chǔ)器和可編程邏輯器件

第12章存儲(chǔ)器和可編程邏輯器件數(shù)字邏輯器件分類：1〕標(biāo)準(zhǔn)產(chǎn)品：包括門、觸發(fā)器、計(jì)數(shù)器、譯碼器、數(shù)據(jù)選擇器等等中小規(guī)模數(shù)字電路。標(biāo)準(zhǔn)產(chǎn)品的特點(diǎn)是：批量大，本錢低，價(jià)格廉價(jià)，速度快。是數(shù)字系統(tǒng)傳統(tǒng)設(shè)計(jì)中使用的主要邏輯器件。缺點(diǎn)是：器件密度低，所構(gòu)成的數(shù)字系統(tǒng)規(guī)模大，印刷線路板走線復(fù)雜，焊點(diǎn)多，使電路的可靠性差，功耗大。2〕由軟件配置的大規(guī)模集成電路：如微處理機(jī)、單片微型計(jì)算機(jī)等。12.1概述

這類電路的特點(diǎn)：器件密度高，邏輯功能可由軟件配置，用它所構(gòu)成的數(shù)字系統(tǒng)硬件規(guī)模小，系統(tǒng)靈活性高。缺點(diǎn)：工作速度不夠高，另外，這類芯片一般要用多片標(biāo)準(zhǔn)集成電路構(gòu)成外圍電路才能工作。3〕專用集成電路〔ASIC)ApplicationSpecificIntegratedCircuitASIC是為滿足一種或幾種特定功能而設(shè)計(jì)制造的集成電路芯片，密度高，ASIC芯片能取代由假設(shè)干個(gè)中小規(guī)模電路組成的電路板，甚至一個(gè)完整的數(shù)字系統(tǒng)ASIC分類：ASIC屬用戶定制電路。〔CustomDesignIC).包括全定制和半定制兩種。全定制〔FullcustomdesignIC):半導(dǎo)體生產(chǎn)廠家根據(jù)用戶的特定要求專門設(shè)計(jì)并制造。特點(diǎn)：生產(chǎn)周期長(zhǎng)，費(fèi)用高，風(fēng)險(xiǎn)大。在大批量定型產(chǎn)品中使用。半定制〔Semi-customdesignIC):半導(dǎo)體生產(chǎn)廠家設(shè)計(jì)并制造出的標(biāo)準(zhǔn)的半成品芯片。半定制電路分類：㈠門陣列〔GateArray)在硅片上預(yù)先做好大量相同的根本單元電路，并把它整齊地排成陣列，這種半成品芯片稱為母片。母片可由廠家大批量生產(chǎn)。當(dāng)用戶需制作滿足特定要求的ASIC芯片時(shí)，可根據(jù)設(shè)計(jì)要求選擇母片，由用戶或廠家設(shè)計(jì)出連線幅員，再由器件生產(chǎn)廠家經(jīng)過(guò)金屬連線等簡(jiǎn)單工藝，制成成品電路。缺點(diǎn)：用戶主動(dòng)性差，使用不方便。特點(diǎn)：周期較短，本錢較低，風(fēng)險(xiǎn)小。㈡可編程邏輯器件(PLD)(ProgrammableLogicDevice)芯片上的電路和金屬引線由半導(dǎo)體廠家做好，其邏輯功能由用戶開發(fā)實(shí)現(xiàn)。特點(diǎn)：集成度高，速度快，靈活性好，可重復(fù)編程。電路設(shè)計(jì)方便，風(fēng)險(xiǎn)低。1.PLD器件的連接表示方法固定連接可編程連接不連接2.門電路表示法1AA1AAAA反向緩沖器ABC&FABC&F與門ABC≥1FABC≥1F或門3.陣列圖1A1B1C&&&&D=BCE=AABBCC=0F=AABBCC=0G=112.2存儲(chǔ)器存儲(chǔ)器是一種通用大規(guī)模集成電路,用來(lái)存放程序和數(shù)據(jù).存儲(chǔ)器分類:1)只讀存儲(chǔ)器(ROM)2)隨機(jī)存取存儲(chǔ)器(RAM)ROM存放固定信息,只能讀出信息,不能寫入信息.當(dāng)電源切斷時(shí),信息依然保存.1.ROM的結(jié)構(gòu)......A0A1An-1地址譯碼器存儲(chǔ)陣列2n×mW0W1W2n-1F0F1Fm-1字線位線地址線地址譯碼器為二進(jìn)制譯碼器,即全譯碼結(jié)構(gòu).(地址線為n根,譯碼器輸出為2n根字線,說(shuō)明存儲(chǔ)陣列中有2n個(gè)存儲(chǔ)單元)2)存儲(chǔ)陣列輸出有m根位線,說(shuō)明每個(gè)存儲(chǔ)單元有m位,即一個(gè)字有m位二進(jìn)制信息組成.每一位稱為一個(gè)根本存儲(chǔ)單元.3)存儲(chǔ)器的容量定義為:字?jǐn)?shù)×位數(shù)(2n×m).一個(gè)二極管ROM的例子A1A0F0F1F2F300010001100100110110010

1A11A0&&&&W0W1W2W3F0F1F2F3位線字線①W0~W3為地址譯碼器的輸出Wi=mi(mi為地址碼組成的最小項(xiàng)〕②當(dāng)A1A0=00時(shí)，W0=1,F0F1F2F3=0100(一個(gè)字〕；當(dāng)A1A0=01時(shí)，W1=1,F0F1F2F3=1001(一個(gè)字〕；當(dāng)A1A0=10時(shí)，W2=1,F0F1F2F3=0110(一個(gè)字〕；當(dāng)A1A0=11時(shí)，W3=1,F0F1F2F3=0010(一個(gè)字〕。③將地址輸入和Fi之間的關(guān)系填入真值表得：地址數(shù)據(jù)A1A0F0F1F2F300010001100100110110010

F0=A1A0F1=A1A0+

A1A0F2=A1A0+A1A0F3=A1A0ROM實(shí)際是一種組合電路結(jié)構(gòu)。④陣列圖與陣列：表示譯碼器?；蜿嚵校罕硎敬鎯?chǔ)陣列。存儲(chǔ)容量為：4×4地址數(shù)據(jù)A1A0F0F1F2F300010001100100110110010

1A11A0&&&&≥1≥1≥1≥1F0F1F2F3m0m1m2m32.可編程只讀存儲(chǔ)器用戶可根據(jù)需要自行進(jìn)行編程的存儲(chǔ)器.1)PROM(ProgrammableRead-OnlyMemory)PROM為能進(jìn)行一次編程的ROM，PROM的結(jié)構(gòu)和ROM根本相同,只是在每個(gè)存儲(chǔ)管上加一根易熔的金屬絲接到相應(yīng)的位線.位線字線當(dāng)在該位上需要存0時(shí),通過(guò)編程,燒斷熔絲;當(dāng)需存1時(shí),保存熔絲.編程為一次性的,燒斷的熔絲不能再接上.2)EPROM(ErasableProgrammableRead-OnlyMemory)EPROM為可擦除、可重新編程的只讀存儲(chǔ)器.擦除用專用的紫外線燈照射芯片上的受光窗口.EPROM器件的根本存儲(chǔ)單元采用浮柵雪崩注入MOS管(簡(jiǎn)稱FAMOS管)電路.FAMOSVDDDS字線位線原始狀態(tài)的浮柵不帶電荷,FAMOS管不導(dǎo)通,位線上為高電平.當(dāng)FAMOS管的源極S與襯底接地電位,漏極接高電位(較大)時(shí),漏極的PN結(jié)反向擊穿產(chǎn)生雪崩現(xiàn)象,使FAMOS導(dǎo)通.位線為低電位.如用紫外線或者X射線照射FAMOS管,可使柵極放電,FAMOS恢復(fù)到截止?fàn)顟B(tài).一個(gè)EPROM芯片：Intel2716VCCVPPOECEGND1121324CE是片使能端；OE是數(shù)據(jù)輸出使能端；VPP是編程寫入電源輸入端。容量：2K×8位受光窗口工作方式讀出未選中待機(jī)編程禁止編程校驗(yàn)讀出CEOEVPP數(shù)據(jù)線D7~D0的狀態(tài)00+5V讀出的數(shù)據(jù)×1+5V高阻1×+5V高阻1+25V寫入的數(shù)據(jù)01+25V高阻00+25V讀出校驗(yàn)數(shù)據(jù)2716工作方式3〕E2PROM(電可擦可編程只讀存儲(chǔ)器〕特點(diǎn)：①編程和擦除均由電完成；②既可整片擦除，也可使某些存儲(chǔ)單元單獨(dú)擦除；③重復(fù)編程次數(shù)大大高于EPROM.3.PROM的應(yīng)用1)實(shí)現(xiàn)組合邏輯函數(shù)用PROM實(shí)現(xiàn)組合邏輯函數(shù),實(shí)際上是利用PROM中的最小項(xiàng),通過(guò)或陣列編程,到達(dá)設(shè)計(jì)目的.F1(A,B,C)=Σm(1,5,6,7)F2(A,B,C)=Σm(0,1,3,6,7)F3(A,B,C)=Σm(3,4,5,6,7)例:用PROM實(shí)現(xiàn)邏輯函數(shù):1A&&&&≥1≥1≥1F1F2F31B1C&&&&m0m1m2m3m4m5m6m72)存放數(shù)據(jù)表和函數(shù)表:例如三角函數(shù)、對(duì)數(shù)、乘法等表格。3〕存放調(diào)試好的程序。*2〕、3〕是PROM的主要用途。RAM可以隨時(shí)從任一指定地址讀出數(shù)據(jù),也可以隨時(shí)把數(shù)據(jù)寫入任何指定的存儲(chǔ)單元.RAM在計(jì)算機(jī)中主要用來(lái)存放程序及程序執(zhí)行過(guò)程中產(chǎn)生的中間數(shù)據(jù)、運(yùn)算結(jié)果等.RAM按工藝分類：1〕雙極型；2〕場(chǎng)效應(yīng)管型。場(chǎng)效應(yīng)管型分為：1〕靜態(tài)；2〕動(dòng)態(tài)。1.RAM的結(jié)構(gòu)......A0A1An-1地址譯碼器存儲(chǔ)矩陣

W0W1W2n-1字線地址線讀寫/控制電路讀寫/控制(R/W)片選(CS)數(shù)據(jù)輸入/輸出(I/O)當(dāng)片選信號(hào)CS無(wú)效時(shí),I/O對(duì)外呈高阻;當(dāng)片選信號(hào)CS有效時(shí),由R/W信號(hào)決定讀或?qū)?根據(jù)地址信號(hào),通過(guò)I/O輸出或輸入.(I/O為雙向三態(tài)結(jié)構(gòu))ENEN11I/ODR/W2.RAM的存儲(chǔ)單元靜態(tài)RAM的根本存儲(chǔ)單元(以六管NMOS靜態(tài)存儲(chǔ)單元為例)XiYjI/OI/OVCCQQT6T4T3T1T2T5T7T8位線Bj位線Bj存儲(chǔ)單元11I/OI/OQQ2)動(dòng)態(tài)RAM的根本存儲(chǔ)電路動(dòng)態(tài)RAM的根本存儲(chǔ)電路由動(dòng)態(tài)MOS根本存儲(chǔ)單元組成。動(dòng)態(tài)MOS根本存儲(chǔ)單元通常利用MOS管柵極電容或其它寄生電容的電荷存儲(chǔ)效應(yīng)來(lái)存儲(chǔ)信息。電路結(jié)構(gòu)〔以單管動(dòng)態(tài)存儲(chǔ)單元為例〕位線數(shù)據(jù)線(D)字選線TCSCD輸出電容寫信息：字選線為1，T導(dǎo)通，數(shù)據(jù)D經(jīng)T送入CS.讀信息：字選線為1，T導(dǎo)通，CS上的數(shù)據(jù)經(jīng)T送入位線的等效電容CD.特點(diǎn)：1〕當(dāng)不讀信息時(shí)，電荷在電容CS上的保存時(shí)間約為數(shù)毫秒到數(shù)百毫秒；2〕當(dāng)讀出信息時(shí)，由于要對(duì)CD充電，使CS上的電荷減少。為破壞性讀出。3〕通常在CS上呈現(xiàn)的代表1和0信號(hào)的電平值相差不大，故信號(hào)較弱。結(jié)論：1〕需加刷新電路；2〕輸出端需加高鑒別能力的輸出放大器。3〕容量較大的RAM集成電路一般采用單管電路。4〕容量較小的RAM集成電路一般采用三管或四管電路。多管電路結(jié)構(gòu)復(fù)雜，但外圍電路簡(jiǎn)單。3)RAM容量的擴(kuò)展VCCA8R/WCSGND191018Intel2114A9A7A5A4A6A0A1A3A2I/O1I/O2I/O3I/O4①位擴(kuò)展I/O1I/O2I/O3I/O4A9A0A1…CSR/WI/O1I/O2I/O3I/O4A9A0A1…CSR/W…A0A1A9R/WCSI/O1I/O2I/O3I/O4I/O4I/O5I/O6I/O7將2114擴(kuò)展為1K×8位的RAM②字?jǐn)U展I/O1I/O2I/O3I/O4A9A0A1…CSR/WI/O1I/O2I/O3I/O4A9A0A1…CSR/W…A0A1A9R/WI/O1I/O2I/O3I/O411-2譯碼器A10將2114擴(kuò)展為2K×4位的RAM12.3可編程邏輯器件〔PLD)PLD是ASIC的一個(gè)重要分支。PLD包括PLA、PAL、GAL和EPLD、FPGA等。PLD具有集成度高，速度快，保密性好，可重復(fù)編程等特點(diǎn)。輸入輸出輸入電路與陣列或陣列輸出電路PLD基本結(jié)構(gòu)框圖互補(bǔ)輸入項(xiàng)與項(xiàng)或項(xiàng)反饋?lái)?xiàng)根據(jù)與、或陣列的可編程性，PLD分為三種根本結(jié)構(gòu)。1〕與陣列固定，或陣列可編程型結(jié)構(gòu)PROM屬于這種結(jié)構(gòu)。2〕與、或陣列均可編程型結(jié)構(gòu)PLA(ProgrammableLogicArray)屬于這種結(jié)構(gòu)。特點(diǎn)：與陣列規(guī)模大，速度較低。特點(diǎn)：速度快，設(shè)計(jì)邏輯函數(shù)可采用最簡(jiǎn)結(jié)構(gòu)，芯片內(nèi)部資源利用率高。但編程難度大，缺乏質(zhì)高價(jià)廉的開發(fā)工具。3〕或陣列固定，與陣列可編程型結(jié)構(gòu)PAL(ProgrammableArrayLogic)屬于這種結(jié)構(gòu)。該結(jié)構(gòu)稱為PAL結(jié)構(gòu)。特點(diǎn)：速度快，費(fèi)用低，易于編程。當(dāng)前許多PLD器件都采用這種結(jié)構(gòu)。PAL的根本結(jié)構(gòu)111&&&&≥1≥1A0A1A2F1F0實(shí)際產(chǎn)品中,構(gòu)成輸出的乘積項(xiàng)可達(dá)8個(gè).1.PLA的輸出結(jié)構(gòu)PAL的與陣列結(jié)構(gòu)類同.但輸出結(jié)構(gòu)有多種:1)組合輸出型(這種結(jié)構(gòu)適用于實(shí)現(xiàn)組合邏輯電路)①專用輸出結(jié)構(gòu)O&≥11輸入項(xiàng)I……共有三種形式:高輸出有效;低輸出有效;互補(bǔ)輸出.本例為低輸出有效②可編程I/O結(jié)構(gòu)I/O&≥11輸入項(xiàng)I……EN112)存放器輸出型存放器輸出型結(jié)構(gòu),內(nèi)含觸發(fā)器,適應(yīng)于實(shí)現(xiàn)時(shí)序邏輯電路.①存放器輸出結(jié)構(gòu)Q&≥11輸入項(xiàng)I……EN111DCLOCKEN②帶異或門的存放器輸出結(jié)構(gòu)Q&≥11輸入項(xiàng)I……EN11≥11D=1CLOCKEN&③算術(shù)運(yùn)算反響結(jié)構(gòu)A≥11輸入項(xiàng)B……EN111D=1CLOCKEN&≥1&≥1≥1≥1≥1AAA+BA+BA+BA+B輸出≥1EN111DCLKEN&≥1EN111D&111IN1IN8OUT1OUT8………PAL16R8063031PAL的結(jié)構(gòu)代碼組合型寄存器型類型代碼HLPCXPSRXRPRSV含義高有效輸出低有效輸出可編程輸出極性互補(bǔ)輸出異或門、可編程輸出極性積項(xiàng)共享寄存器型輸出帶異或門寄存器型輸出帶可編程極性寄存器型帶積項(xiàng)共享寄存器型通用型實(shí)例PAL10H8PAL10L8PAL16P8PAL16C1AmPAL22XP10PAL20S10PAL16R8PAL16X4PAL16RP8PAL20RS10AmPAL22V10用PAL實(shí)現(xiàn)2×2乘法器〔輸入A1A0和B1B0分別為兩位二進(jìn)制數(shù)，輸出為結(jié)果F3F2F1F0的反碼。邏輯方程為：F3=A1+A0+B1+B0F2=A1+B1+A0B0F2=A0+B0F1=A1A0+B1B0+A1B1+A0B0+A1A0B1B0設(shè)計(jì)采用PAL16L82.PAL應(yīng)用舉例≥1EN111&1A1F1PAL16L800311A01B11B0F1=A1A0+B1B0+A1B1

+A0B0+A1A0B1B0以實(shí)現(xiàn)F1為例3.PAL器件的性能特點(diǎn)㈠邏輯功能由用戶定義，用可編程方法代替常規(guī)設(shè)計(jì)方法；㈡編程容易，開發(fā)簡(jiǎn)單，簡(jiǎn)化了系統(tǒng)設(shè)計(jì)和布線過(guò)程；㈢器件密度大，可代替多片中小規(guī)模標(biāo)準(zhǔn)數(shù)字集成電路，比用常規(guī)器件節(jié)省空間；㈣器件傳輸延遲小，工作頻率高，有利于提高系統(tǒng)的工作速度；㈤具有可編程的三態(tài)輸出，管腳配置靈活，輸入輸出管腳數(shù)量可變；㈥具有加密功能，有利于系統(tǒng)保密；㈦采用多種工藝制造，可滿足不同系統(tǒng)不同場(chǎng)合的各種需要。GAL器件繼承了PAL、PROM等器件的優(yōu)點(diǎn)，克服了原有PAL器件的缺乏,是現(xiàn)代數(shù)字系統(tǒng)設(shè)計(jì)的理想器件.1.GAL根本結(jié)構(gòu)GAL根本結(jié)構(gòu)和PAL大致類似,只是在輸出結(jié)構(gòu)上作了重要改進(jìn).OLMCEN1111&1&1112919………GAL16V8063031OLMCEN112OE(12)(19)11OLMC結(jié)構(gòu)10S≥1=1PTMUX&≥13210S1S1XOR(n)AC0AC1(n)3210S1S0VccTSMUXFMUX10SOMUX1ENAC0AC1(n)C11D來(lái)自與門陣列來(lái)自鄰級(jí)輸出(m)QCK