第3章微電子概論IC制造工藝

第3章IC制造工藝§3.1

硅平面工藝§

3.2

氧化絕緣層工藝§

3.3

擴散摻雜工藝§

3.4

光刻工藝§

3.5

掩模制版技術§

3.6

外延生長工藝§

3.7

金屬層制備工藝§

3.8

隔離工藝技術§

3.9

CMOS集成電路工藝流程主要內容集成電路的核心是半導體器件包括：電阻電容電感二極管三極管結型場效應晶體管MOS場效應晶體管.......不同類型的半導體區(qū)域和它們之間一個或多個PN結組成半導體器件生產(chǎn)工藝的基本原理根據(jù)電路設計要求，在半導體材料不同區(qū)域形成不同導電區(qū)域（P型以及N型）進而形成一個或多個PN結1950年，合金法制備的晶體管即合金管半導體器件工藝技術發(fā)展的三個階段滲入距離總是難以控制的1955年，發(fā)明擴散技術，擴散能夠精確控制為了能夠精確控制PN結的位置以及寬度等1960年，硅平面工藝是半導體器件制造技術最重要的里程碑。綜合了擴散技術和二氧化硅掩膜技術二氧化硅能有效抑制大部分施主和受主雜質的擴散，可以選擇性地進行擴散，得到不同的P（N）區(qū)域。晶片（Wafer）：襯底硅片，也稱為晶圓芯片（Chip）：在晶片上經(jīng)制備出的晶體管或電路。同一晶片上可制備出成千上萬個結構相同的芯片晶片尺寸越大技術難度就越高目前晶片尺寸在150~300mm(

6~12inch)相應的生產(chǎn)線為6、12inch?！?/p>

3.2

氧化工藝氧化是平面工藝中最核心的技術之一。1957年，發(fā)現(xiàn)SiO2層具有阻止施主或受主雜質向硅內擴散的作用，掩蔽作用。選擇性擴散前均要進行氧化，在晶片的表面生長二氧化硅薄膜。把不需擴散的區(qū)域用一定厚度的SiO2保護起來對擴散雜質起掩蔽作用可作為MOS器件的絕緣層，柵極氧化層用作集成電路中的隔離介質和絕緣介質（有源層及導線層之間的絕緣層）。作為集成電路中的電容器介質。對器件表面起保護鈍化作用。因半導體表面態(tài)對器件的影響非常大，采用氧化層保護可防止環(huán)境對器件的污染。

一.

SiO2

薄膜在集成電路中的作用

SiO2

的基本性質晶體結構：結晶型(石英玻璃)

非晶態(tài)半導體器件生產(chǎn)所用的SiO2薄膜屬于非晶態(tài)結構。物理性質惰性材料，在室溫相當寬的范圍內，性能十分穩(wěn)定；電阻率非常高，熱氧化的SiO2

薄膜為1015

歐姆·厘米，是很好的絕緣材料，高介電常數(shù)。二.SiO2薄膜的生長方法工藝：氧化熱氧化化學氣相沉積氧氣氧化氫氧合成氧化高壓氧化熱氧化過程氧化前氧化后氧氣法氧化按照氧氣的情況干法氧化濕法氧化干氧生成的SiO2結構致密、干燥、均勻性和重復性好，掩蔽能力強，與光刻膠粘附好等優(yōu)點干氧化速率慢，由于已生長的SiO2對氧有阻礙作用，氧化的速度會逐漸降低，O2Si（固體）+O2

→SiO2（固體）

干法氧化

將硅片置于通有氧氣的高溫環(huán)境內，通過到達硅表面的氧原子與硅的作用發(fā)生反應形成SiO2。將石英管高溫加熱至1000℃以上，通入氧氣。石英管加熱器硅片石英舟高溫下，硅與水汽和氧氣發(fā)生如下反應：濕法氧化

Si（固體）+2H2O→SiO2（固體）+2H2

濕氧氧化速率快，水的擴散系數(shù)大于氧氣。但致密度較差，對P的掩蔽能力差，于光刻膠的接觸不良。石英管高純水加熱器硅片石英舟濕O295度的去離子水硅干法氧化濕法氧化干法氧化實際氧化工藝：干氧化濕氧化干氧化氫氧合成氧化

Si（固體）+2H2O→SiO2（固體）+2H2氧化速度快，避免濕法氧化中水蒸氣對器件帶來的污染，薄膜質量好，純度高。高壓氧化化學汽相沉積法

CVD把一種(幾種)元素的氣體共給基片，利用某種方式激活后，在襯底表面處發(fā)生化學反應，沉積所需的固體薄膜。激活方式：加熱、等離子體、紫外光、激光等產(chǎn)生高溫多晶硅、氮化硅、氧化物、碳化物等多種無機薄膜制備氧化硅時：硅烷與氧的反應800-1000℃102Pa產(chǎn)量大，膜厚均勻600-700℃

射頻電場，200-400℃3.SiO2薄膜的要求和檢測方法SiO2薄膜的要求表面：表面厚度均勻、表面致密、無斑點、無白霧SiO2薄膜的厚度測量表面觀察法(TEM)、干涉法、橢圓激光偏振法等。最常用的是干涉條紋法。4.氧化技術的發(fā)展趨勢和面臨問題隨著集成電路的集成度不斷提高，器件尺寸的不斷減小，使MOS器件的柵氧化層厚度的不斷減小。柵氧化層厚度從100nm（1975年）減小到目前的2nm。柵氧化層厚度越薄，則漏電和擊穿問題越嚴重，所以需要開發(fā)高介質的柵氧化層材料。隨著集成電路尺寸的不斷減小，布線間距縮小電容明顯增大，使得器件的延遲增大速度變慢。減小布線電容的有效方法就是采用低介質常數(shù)的材料作層間絕緣。1、擴散定律由于濃度不均勻而導致載流子（電子或空穴）從高濃度處向低濃度處逐漸運動的過程

擴散§

3.3擴散摻雜工藝目的通過摻雜或補償，制作N型或P型區(qū)域間隙擴散（interstitialdiffusion）是擴散原子在點陣的間隙位置之間跳遷而導致的擴散。摻雜原子獲得能量后，通過占據(jù)主原子的位置發(fā)生的擴散，稱為替位式擴散。一.擴散原理D擴散系數(shù)：反映擴散快慢程度的物理量。S=-DdNdX1.擴散流密度：描述了擴散過程硅片上各點雜質濃度隨時間變化的規(guī)律在硅中：D

磷=10.5cm2/sD

硼=25cm2/s參考流密度、流連續(xù)方程2.

擴散方程：3.

雜質分布特點雜質分布擴散工藝形式不同但總體可分為

恒定源擴散，限定源擴散

恒定源擴散硅片表面處雜質濃度不隨時間變化而變。

限定源擴散硅中雜質總量不變，隨時間增加表面雜質濃度不斷下降，雜質擴入硅片的深度增大。擴散結深ND為樣品中原來的摻雜濃度t2t3t1<t2<t3t1NsxNxX

j1Xj2Xj3X

j1《Xj2《Xj3二.常用的擴散方法擴散方法：液態(tài)、固態(tài)、氣態(tài)等在平面擴散工藝中最常用的是液態(tài)源擴散2.

液態(tài)源擴散源瓶N2特點：控制擴散T，擴散t，氣體流量，來控制摻雜量。

均勻、重復性好、設備簡單、容易操作等。

N2大部分直接進入管中，小部分進入源瓶攜帶雜質源形成npn雙極晶體管的發(fā)射區(qū)摻雜雜質磷。片狀源擴散擴散源boronnitride：氮化硼dopantsource:雜質源固固擴散高溫擴散爐在硅片表面用化學氣相淀積法生產(chǎn)薄膜。薄膜可以是氧化物、多晶硅和氮化物。在生長薄膜的同時，在膜內摻雜磷、硼、砷等雜質。這些雜質作為擴散源在高溫下向硅片內部擴散。預沉積預擴散表面恒定源的擴散過程?？刂乒杵砻娴碾s質總量再分布表面限定源擴散過程。主要用來控制結深固固擴散4.

雙溫區(qū)銻擴散擴散爐分兩恒溫區(qū)雜質源放在低溫區(qū)（950℃）以控制雜質蒸氣壓硅片放在高溫區(qū)（1250℃）滿足擴散條件加熱器氮氣保護攜帶Sb2O3蒸汽進入高溫擴散區(qū)集成電路中摻入雜質銻時的一種擴散方法擴散層質量檢測方法擴散目的：摻雜主要檢測：摻入雜質的多少

擴散形成的PN結結深雜質的具體分布方塊電阻：表征擴散層中摻入雜質總量的參數(shù)方塊電阻（薄層電阻）Rs,R□lpN說明正方形樣品，電阻值與邊長的大小無關反應摻雜總數(shù)，與0到xj層間摻雜總量成反比

R□的單位：Ω/□I

xj測量方塊電阻的方法：四探針法，微電子測試圖法□0到xj一層中摻入的雜質總量

四探針法測方塊電阻R□=CVI樣品電位差計AIC

修正因子與樣品的形狀厚度等有關探針6.

結深的測量

用磨角法、滾槽法測量雜質類型發(fā)生變化的位置即為結深三.

擴散工藝與集成電路設計的關系1.方塊電阻的問題每個擴散區(qū)域用途不同，對R□的要求也不同。摻雜區(qū)埋層

隔離基區(qū)發(fā)射區(qū)

R□

（Ω/□）15~30

2~5120~2004~82.橫向擴散的問題因雜質擴散無方向，不僅向下擴散，以橫向同樣存在約擴散0.8Xj，實際的擴散層寬度大于氧化層，最終的結面不是平面。N+P擴散層之間的距離和擴散窗口之間的距離設計時候要防止短路要求結深小于1微米集成電路的發(fā)展，器件尺寸下降傳統(tǒng)的擴散技術不能滿足要求

§

3.4離子注入摻雜方法

適用于結深小于1微米的平面工藝摻雜原子經(jīng)離化變成帶電的雜質離子電場(104-106)eV轟擊半導體基片離子注入摻雜分兩步：

離子注入

退火再分布離子注入深度較淺，濃度較大，必須熱處理使雜質向半導體體內重新分布。由于高能粒子的撞擊，使硅的晶格發(fā)生損傷。為恢復晶格損傷，離子注入后要進行退火處理。2.摻雜步驟注入的離子是通過質量分析器選出的，純度高，能量單一，摻雜純度不受雜質源純度的影響。同一平面內的雜質均勻度可保證在±1％的精度?？刂齐x子束的掃描范圍，選擇注入，無掩膜技術。注入深度隨離子能量的增加而增加，精確控制結深。

注入不受雜質在襯底材料中溶解度限制，各種元素均可摻雜。注入時襯底溫度低，可避免高溫擴散所引起的熱缺陷，橫向效應比熱擴散小得多。

可控制離子束的掃描區(qū)域。3.

離子注入優(yōu)點離子注入機圖3.14離子注入機包含離子源，分離單元，加速器，偏向系統(tǒng)，注入室等。離子注入機工作原理首先把待摻雜物質如B、P、As等離子化。利用質量分離器（MassSeparator）取出需要的雜質離子。分離器中有磁體和屏蔽層。由于質量和電量的不同，不需要的離子會被磁場分離，并且被屏蔽層吸收。

通過加速管，離子被加速到一個特定的能級，如10500keV。通過四重透鏡，聚成離子束，在掃描系統(tǒng)的控制下，離子束轟擊在注入室中的晶圓上。

在晶圓上沒有被遮蓋的區(qū)域里，離子直接射入襯底材料的晶體中，注入的深度取決于離子的能量。最后一次偏轉（deflect）的作用是把中性原子分離出去。

faradaycup的作用是用來吸收雜散的電子和離子。3.5掩膜版制作與光刻工藝什么是掩膜？掩膜是用石英玻璃做成的均勻平坦的薄片，表面上涂一層600800nm厚的Cr層，使其表面光潔度更高，稱之為鉻版（Crmask）。X射線制版由于X射線具有比可見光短的多的波長，可用來制作更高分辨率的掩膜版，X射線掩膜版的襯底材料與光學版不同，要求對X射線透明，而不是可見光或紫外線，它們常為硅或硅的碳化物，而金的沉淀薄層可使得掩膜版對X射線不透明。X射線可提高分辨率，但問題是要想控制掩膜版上每一小塊區(qū)域的扭曲度是很困難的。

電子束掃描法（E-BeamScanning）電子束制版三部曲涂抗蝕劑，抗蝕劑采用PMMA。電子束曝光，曝光可用精密掃描儀，電子束制版的一個重要參數(shù)是電子束的亮度，或電子束的能量。顯影，用二甲苯。二甲苯是一種較柔和的有弱極性的顯影劑，顯像速率大約是MIBK/IPA的1/8。用IPA清洗可停止顯像過程。

光刻的基本原理：利用光敏的抗蝕涂層（光刻膠）發(fā)生化學反應，結合刻蝕方法在各種薄膜上生成合乎要求的圖形，一實現(xiàn)選擇摻雜、形成金屬電極和布線或表面鈍化的目的。3.5掩膜版制作與光刻工藝光刻利用光的作用把掩模版（光刻版）上的圖形轉換到晶片上的過程。

曝光顯定影堅膜

去膠

1.

光刻工藝基本流程

腐蝕涂膠、前烘

負性光刻膠前烘顯、定影掩膜版

對準、曝光

紫外光

去膠

涂膠光刻膠

晶片

SiO2堅膜（后烘）

腐蝕光刻基本流程

2.光刻涂膠

采用旋轉涂膠技術對晶片進行涂膠。光刻膠一般有兩種：正性（Positive）光刻膠；負性（Negative）光刻膠正性光刻膠受光或紫外線照射后感光部分發(fā)生光分解反應可溶于顯影液，未感光部分顯影后仍然留在晶片表面。負性光刻膠未感光部分溶于顯影液中，感光部分顯影后仍留在基片表面。涂光刻膠的方法光刻膠通過過濾器滴入晶圓中央，被真空吸盤吸牢的晶圓以20008000r/min的高速旋轉，從而使光刻膠均勻地涂在晶圓表面。圖形對準非常重要。除初次光刻外，其它次光刻必須要與前幾次光刻圖形嚴格套準，不能偏差絲毫。曝光將光刻掩模覆蓋在涂有光刻膠的硅片上，光刻掩模相當于照相底片，一定波長的光線通過這個“底片”，使光刻膠獲得與掩模圖形同樣的感光圖形。3.

對準曝光4.

顯影與后烘

將曝光后的片子進行顯影，溶去被感光的光刻膠，留下光刻膠的圖形是就掩膜版的圖形。顯影后的光刻膠被泡軟，需要烘烤堅膜才能進行腐蝕。DryetchofSi

刻蝕分為兩類

濕法刻蝕：各向同性刻蝕法，簡單方便、效率高，但存在橫向腐蝕問題。

干法刻蝕：各向異性刻蝕技術，等離子刻蝕。5.

刻蝕

干法刻蝕用等離子體進行薄膜刻蝕的技術。借助輝光放電用等離子體中產(chǎn)生的粒子轟擊刻蝕區(qū)。是各向異性刻蝕技術，在被刻蝕區(qū)域內，各方向上刻蝕速度不同。

Si3N4、多晶硅、金屬及合金材料采用干法刻蝕技術。濕法刻蝕將被刻蝕材料浸泡在腐蝕液內進行腐蝕的技術。是各向同性的刻蝕方法，利用化學反應過程去除待刻蝕區(qū)域的薄膜材料。通常SiO2采用濕法刻蝕技術，有時金屬鋁也采用濕法刻蝕技術。曝光方式接觸與非接觸兩種方式

1.接觸式曝光把掩膜以0.050.3標準大氣壓的壓力壓在涂光刻膠的晶圓上，曝光光源的波長在0.4m左右。

接觸式光刻示意圖曝光系統(tǒng)（下圖）:點光源產(chǎn)生的光經(jīng)凹面鏡反射得發(fā)散光束，再經(jīng)透鏡變成平行光束，經(jīng)45°折射后投射到工作臺上。

接觸式曝光方式的圖象偏差問題

原因：光束不平行，接觸不密有間隙

舉例：

=3°，

y+2d=10m，

則有(y+2d)tg=0.5m 掩膜和晶圓之間實現(xiàn)

理想接觸的制約因素掩膜本身不平坦；

晶圓表面有輕微凸凹；

掩膜和晶圓之間有灰塵。

接觸式曝光方式的掩膜磨損問題掩膜和晶圓每次接觸產(chǎn)生磨損，使掩膜可使用次數(shù)受到限制。非接觸式曝光（1）接近式：接近式光刻系統(tǒng)中，掩膜和晶圓之間有2050m的間隙。這樣，磨損問題就可以解決了。但分辨率下降，當<3m時，無法工作。這是因為，根據(jù)惠更斯原理，如圖所示，小孔成像，出現(xiàn)繞射，圖形發(fā)生畸變。

縮小投影曝光系統(tǒng)（2）投影式工作原理:水銀燈光源通過聚光鏡投射在掩膜上。掩膜比晶圓小，但比芯片大得多。在這個掩膜中，含有一個芯片或幾個芯片的圖案，稱之為母版，即reticle。 光束通過掩膜后，進入一個縮小的透鏡組，把reticle

上的圖案，縮小5~10倍，在晶圓上成像。圖3.11

外延：指在單晶襯底上生長一層新單晶的技術。新生單晶層的晶向取決于襯底，由襯底向外延伸而成，故稱“外延層”。外延生長通過控制反應氣流中的雜質含量可方便調節(jié)外延層中的雜質濃度，不依賴于襯底中的雜質種類與摻雜水平。外延與隔離擴散相結合，可解決雙極型集成電路元器件間的隔離問題。§

3.6

外延生長技術液相外延LPE

LiquidPhaseEpitaxy分子束外延MBEMolecularBeamEpitaxy氣相外延VPE

VaporPhaseEpitaxy

如金屬有機物氣相外延

MOVPE

Metal-organicVaporPhaseEpitaxy.

1.

外延分類IC中最常用的硅外延工藝.用加熱提供化學反應所需的能量（局部加熱）。

2.

氣相外延生長VPE

反應管線圈氣體入口氣流石墨板氣相四氯化硅在加熱的硅襯底表面與氫氣反應還原出硅原子淀積在表面上。在外延中摻入定量的硼、磷元素可控制外延層的電阻率和導電類型。石墨板射頻線圈加熱：1500-2000℃

高溫：SiCl4+2H2→Si+4HCl↑釋放出Si原子在基片表面形成單晶硅，典型生長速度：0.5~1μm/min。

MBE生長半導體器件級質量的膜層，生長厚度為原子級。

MBE系統(tǒng)基本要求：超高真空10-10~

10-11τ，加熱后轟擊準備沉積物質形成分子束，分子束射向襯底表面淀積生長單晶層，生長速率0.01~0.03μm/min.

生長速度慢，設備昂貴，外延質量好，實施監(jiān)控厚度、摻雜濃度和生長質量。3.

分子束外延

MBE（厚度為0.53.0m）

在集成電路制造中，金屬層的功能：

形成器件間的互連線；制備器件表面上的電極。

§3.7

金屬層制備工藝二.

金屬材料的要求

導電性好、損耗??；

與半導體有良好歐姆接觸；性能穩(wěn)定不與硅反應；臺階覆蓋性好；工藝相容。金屬鋁所有金屬都無法同時滿足以上要求，鋁是最好的。

電遷移現(xiàn)象

鋁是多晶結構，電流通過時鋁原子受電子作用沿晶粒邊界向高電位端遷移，使此處出現(xiàn)原子堆積形成小丘導致相鄰金屬線間短路，低電位處出現(xiàn)空洞導至開路。

鋁—硅互溶

鋁在硅中有一定固溶度，若引線孔的硅向鋁中溶解就會在硅中出現(xiàn)深腐蝕坑。若鋁向硅中溶解滲透較深時，在pn結處就出現(xiàn)漏電甚至短路。1、鋁存在的問題

2.

合金材料和其它材料大規(guī)模、超大規(guī)模集成電路常采用其它金屬材料：鋁—硅合金合金中硅的含量超過硅在鋁中的固溶度，可避免出現(xiàn)鋁—硅互溶問題。銅—鋁合金鋁中摻銅，銅原子在多晶鋁邊界處分凝阻止鋁原子沿晶界遷移，抑制鋁的電遷移。多晶硅

用低壓化學氣相沉積法制備多晶硅薄膜，代替鋁作為MOS器件的柵極材料并同時完成互連，與鋁層形成雙層布線結構。1.

金屬層形成的方法主要采用：物理汽相沉積技術PVD

PysicalVaporDeposition最常用真空蒸發(fā)法濺射法真空蒸發(fā)法

把被蒸鍍物質加熱，利用被蒸鍍物在高溫時的飽和蒸汽壓，氣相原子沉積在晶片表面上形成薄膜層。濺射法

利用等離子對被濺鍍物電極(靶)進行轟擊，使氣相等離子體內有被濺鍍物的粒子，這些粒子沉積到晶片上形成薄膜。

真空蒸發(fā)鍍膜

2.真空蒸發(fā)鍍膜提高溫度熔解并蒸發(fā)材料。

將材料置于高熔點金屬

(W,Mo,Ta,Nb)制成的加熱絲或舟內通直流電。利用歐姆熱加熱材料；絕緣材料制成坩堝通射頻交流電；利用電磁感應加熱材料。

1-發(fā)射體，2-陽極，3-電磁線圈，4-水冷坩堝，5-收集極，6-吸收極，7-電子軌跡，8-正離子軌跡，9-散射電子軌跡，10-等離子體吸收反射電子、背散射電子、二次電子吸收電子束與蒸發(fā)的中性離子碰撞產(chǎn)生的正離子

e型電子槍蒸發(fā)源示意圖3.電子束蒸發(fā)大規(guī)模集成電路生產(chǎn)中，用濺射法取代蒸發(fā)法的優(yōu)點：濺射可在面積很大的靶上進行，解決大尺寸硅片沉積薄膜厚度均勻性問題。較容易控制膜厚。沉積的薄膜合金成分比蒸發(fā)法容易控制，改變加在硅晶片上的偏壓和溫度可控制薄膜許多重要性質如：臺階覆蓋和晶粒結構等。濺射可用來沉積鋁、鋁合金、鈦、鎢鈦合金、鎢等金屬。二.濺射鍍膜靶基片等離子體區(qū)濺射鍍膜裝置圖靶原子

金屬層淀積在芯片的元器件上，光刻后形成所需的互連線和電極。為形成良好的歐姆接觸還要進行合金化處理。在真空或氮氣等保護下500℃進行合金化，硅、鋁發(fā)生互溶在界面形成非常薄的合金層，達到低阻歐姆接觸。

四.合金化至此，制作的前部工序全部完成。后續(xù)要進行劃片、裝架、鍵合、封裝等。

§3.8

引線封裝

1.引線

將芯片上的元、器件電極與細金屬絲連接；一般采用金絲、硅鋁絲。2.鍵合

將芯片內部的金屬電極引出后再將金屬絲與封裝管座上外引線相連接。3.封裝提供用戶使用集成電路時用作連接的外引線，同時對內部管芯提供保護§

3.9隔離技術首要問題采用隔離技術將元器件分離,進行電學上的隔離。集成電路：同一基底上：包括各種元器件器件之間不能通過基底導通隔離技術可靠工藝與平面工藝兼容表面平坦化盡量少占芯片面積不影響集成電路整體性能隔離技術滿足五個要求標準pn結隔離pn結對通隔離集電極擴散隔離介質-PN結混合隔離(局部氧化隔離)

標準SiO2-多晶硅介質隔離絕緣物上硅（SOI技術）隔離方法一.標準PN結隔離—雙極IC基本隔離利用PN結在反向偏壓下，即處于反向截止狀態(tài)，對器件之間的電學隔離

N外延集電區(qū)

p-Si

P基區(qū)N+N+beCP+隔離墻

P+

隔離墻NPN型雙極型晶體管示意圖P+擴散一定要將外延層擴通與P襯底相連將P+接電路的低電位，隔離島被反偏的PN結包圍N型外延層被P型區(qū)域包圍,形成隔離島N外延集電區(qū)

p-Si

P基區(qū)N+N+beCP+隔離墻

P+

隔離墻N外延集電區(qū)

p-Si

P基區(qū)N+N+beCP+隔離墻

P+

隔離墻將P+隔離墻接電路最低電位（PN結處于反偏）就能將各隔離島的器件徹底隔離同一襯底上有兩個NPN型的雙極型晶體管缺點

橫向擴散占面積較大，不利于提高集成度隔離結面積大，PN結面積大，結電容效應大，高頻特性不好。

P襯底

N外延P+隔離隔離隔離深度大易橫向擴散占面積深度大易橫向擴散占面積N外延eN外延集電區(qū)

p-Si

P基區(qū)N+N+bCN外延集電區(qū)

N+埋層

p-Si

P基區(qū)N+N+beCNPN晶體管集電區(qū)埋層引入電流通道狹長集電區(qū)電阻率高電阻較大增加低電阻率的N+型埋層減小集電區(qū)電阻的作用2.

PN結對通隔離

P襯底

N+埋層

N外延P+P+N+P+P+P+基區(qū)下隔離上隔離PN結對通隔離常用于高速和集成度要求較高的雙極IC中將隔離分為上、下兩次完成下隔離在外延前完成。高溫外延時，下隔離的雜質同時向上下擴散上隔離與基區(qū)擴散同時完成，減小橫向擴散展寬所占的面積3.

集電極擴散隔離集電極擴散隔離-集電極的引出區(qū)同時也作為隔離區(qū)使用，減少隔離所需的面積。

缺點

集電結的擊穿電壓較低

P-襯底

P外延基區(qū)

N+埋層集電區(qū)N+隔離N+隔離

N+發(fā)射區(qū)P

二.雙極集成電路的介質隔離介質隔離

SiO2形成隔離島1.

標準SiO2—多晶硅介質隔離N硅襯底氧化SiO2層上蒸鋁隔離光刻隔離槽去SiO2N+埋層擴散氧化SiO2層生長多晶硅（襯底）磨多晶硅露出SiO2層，形成被SiO2介質包圍的隔離N型島。SiO2N硅AlN硅襯底SiO2N+SiO2多晶硅多晶硅N+SiO2MOS電路：同一襯底但不同導電類型MOS管間是自然隔離，因MOS管都是在導電類型相反的硅材料上制成如：同一硅襯底上的N-MOS和P-MOS互補型CMOS也是如此。

三.MOSIC中的隔離

N襯底上的兩個PMOS管NP+P+P+P+場氧化層

N襯底上的MOS管(P阱CMOS)場氧化層NP+P+P阱N+N+場氧化層以金屬-氧化物-半導體（MOS）場效應晶體管為主要元件構成的集成電路。

雙阱CMOS

P襯底上的MOS管(N阱CMOS)場氧化層

N外延

N+P阱N阱P+P