第2章硬件結構

第二章TMS320C54x的硬件結構2.1TMS320C54x硬件結構框圖2.2總線結構2.3中央處理單元(CPU)2.4存儲器和I/O空間2.5中斷系統(tǒng)12.1TMS320C54x硬件結構框圖1.TMS320C54x內(nèi)部結構（3大塊）

(1)CPU：包括算術邏輯運算單元(ALU)、乘法器、累加器、移位寄存器、各種專門用途的寄存器、地址生成器及內(nèi)部總線。

(2)存儲器系統(tǒng)：包括片內(nèi)程序ROM、片內(nèi)單訪問的數(shù)據(jù)RAM和雙訪問的數(shù)據(jù)RAM、外接存儲器接口。

(3)片內(nèi)外設與專用硬件電路：包括片內(nèi)定時器、各種類型的串口、主機接口、片內(nèi)鎖相環(huán)(PLL)、時鐘發(fā)生器及各種控制電路。23加法器(40)2.TMS320C54x主要特性

C54x是一款低功耗、高性能的定點DSP芯片

（1）CPU部分

?

先進的多總線結構(1條程序總線、3條數(shù)據(jù)總線和4條地址總線)。

?

40位算術邏輯運算單元(ALU)，包括1個40位桶形移位寄存器和2個獨立的40位累加器。

?17×17位并行乘法器，與40位專用加法器相連，用于非流水線式單周期乘法/累加(MAC)運算。

4（1）CPU部分（續(xù)）

?

比較、選擇、存儲單元(CSSU)：用于加法/比較選擇。

?指數(shù)編碼器：可以在單個周期內(nèi)計算40位累加器中數(shù)值的指數(shù)。

?雙地址生成器：包括8個輔助寄存器和2個輔助寄存器算術運算單元(ARAU)。

5（2）存儲器系統(tǒng)

?192K字可尋址存儲空間：64K字程序存儲空間、64K字數(shù)據(jù)存儲空間及64K字I/O空間，對于C548、C549、C5402、C5410和C5416等可將其程序空間擴展至8M。

?片內(nèi)雙尋址

RAM(DARAM)。C54x中的DARAM被分成若干塊。

（在每個機器周期內(nèi)，CPU可以對同一個DARAM塊尋址(訪問)2次，即CPU可以在一個機器周期內(nèi)對同一個DARAM塊讀出1次和寫入1次。）

DARAM可以映射到程序空間和數(shù)據(jù)空間。但一般情況下，DARAM總是映射到數(shù)據(jù)空間，用于存放數(shù)據(jù)。

?片內(nèi)單尋址RAM(SARAM)。如C548、C5402、C5416等。

6（3）片內(nèi)外設

?軟件可編程等待狀態(tài)發(fā)生器。

?可編程分區(qū)轉(zhuǎn)換邏輯電路。

?片內(nèi)鎖相環(huán)(PLL)和時鐘發(fā)生器。

?可編程串行接口（4種）

?可編程定時器16位（1~2個）

?8位或16位主機接口(HPI)。

?多種節(jié)電模式：軟件控制片外總線、CLKOUT、器件電壓等。7（4）指令系統(tǒng)單指令重復和塊指令重復操作。用于程序和數(shù)據(jù)管理的塊存儲器傳送指令。32位長操作數(shù)指令。同時讀入2或3個操作數(shù)的指令。可以并行存儲和并行加載的算術指令。條件存儲指令。從中斷快速返回的指令。8引腳圖92.2總

線

結

構

TMS320C54X總線結構是圍繞8組16比特總線建立的。☉一組程序總線PB：傳送從程序存儲器來的指令代碼和立即數(shù)；☉三組數(shù)據(jù)總線：（CB、DB）：傳送從數(shù)據(jù)存儲器讀出的操作數(shù)；

（EB）：傳送寫入到數(shù)據(jù)存儲器中的數(shù)據(jù)；☉四組地址總線（PAB、CAB、DAB、EAB）：傳送執(zhí)行指令所需的地址；（表2-2各種尋址方式所用到的總線，P23）

BACK102.3中央處理單元（CPU）

C54X的CPU由運算部件、控制部件和各種寄存器組成。1.CPU狀態(tài)和控制寄存器

C54xDSP有三個狀態(tài)和控制寄存器：

(1)狀態(tài)寄存器0(ST0)；

(2)狀態(tài)寄存器1(ST1)；

(3)處理器工作模式狀態(tài)寄存器(PMST)。

ST0和ST1中包含各種工作條件和工作方式的狀態(tài)，

PMST中包含存儲器的設置狀態(tài)及其他控制信息。11（1）狀態(tài)寄存器（ST0）

功能：反映尋址要求和計算中的狀態(tài)；

ST0的結構圖：含義：

ARP——輔助寄存器指針

TC——測試/控制標志位

C——進位位。

OVA/OVB——累加器A/B的溢出標志位

DP——數(shù)據(jù)存儲器頁指針12（2）狀態(tài)寄存器（ST1）功能：反映尋址要求、計算初始狀態(tài)、I/O終端控制如圖

含義：

BRAF——塊重復操作標志位。CPL——直接尋址編輯方式位

XF——XF引腳狀態(tài)位。HM——保持方式位

INTM——中斷方式位。OVM——溢出方式位

SXM——符號位擴展方式位。C16——雙16位/雙精度算術運算方式位

FRCT——小數(shù)方式位。

CMPT——修正方式位

ASM——累加器移位方式位

13操作：ST0和ST1寄存器的各位可以使用SSBX和RSBX指令來設置和清除；例如：

SSBXCPLRSBXSXMARP、DP、ASM位可以LD指令來加載。例如：LD#10，DPLD#5，ASM14（3）處理器工作模式狀態(tài)寄存器（PMST：ProcessorModeStatus）

功能：設定并控制處理器的工作方式，反映處理器工作狀態(tài)；如圖含義：IPTR——中斷向量指針。

——微處理器/微型計算機工作方式位OVLY——RAM重復占位位。

AVIS——地址可見位15操作：PMST寄存器由存儲器映射寄存器指令例如STM進行加載。例如：STM#FF80h，PMST162.運算部件(6個)（1）算術邏輯單元（ALU）功能：①C54X使用40bit的ALU和2個40bit累加器（A、B）完成二進制補碼的算術運算：②ALU可完成布爾運算；③可以同時完成兩個16bit運算

（具有兩個16位的ALU）

組成：ALU組成框圖見下圖17ALU組成框圖18（2）累加器

功能：存放參加運算的數(shù)據(jù)或存放運算的結果（ALU或MAC）

組成：共40位，三個部分（保護位作用：數(shù)據(jù)位余量，防止迭代運算時發(fā)生溢出）累加器A和B的差別僅在于累加器A的31～16位可以作為乘法器的一個輸入。

19（3）桶形移位器

功能：能把輸入的數(shù)據(jù)進行0～31bit左移和0～16bit右移移位數(shù)可以用以下方式定義：如圖用一個立即數(shù)(-16～15)表示。用狀態(tài)寄存器ST1的累加器移位方式(ASM)位表示，共5位，移位數(shù)為-16～15。用T寄存器中最低6位的數(shù)值(移位數(shù)為-16～31)表示。

用途：位提取、數(shù)字定標、擴展算術和溢出保護等，如：桶形移位器和指數(shù)編碼器，可把A/B中的值在一個周期內(nèi)進行歸一化。

20圖21例如：ADDA,-4,B;B=B+A>>4ADDA,ASM,B;B=B+A<<ASMNORMA;累加器歸一化（累加器按Ｔ中值移位）22（4）乘/加單元

組成：17×17bit乘法器、專用的40bit加法器、符號控制、小數(shù)控制、零檢測器、舍入器、溢出/飽和邏輯、暫存器；

功能：可以在一個單指令周期內(nèi)完成17×17bit的二進制補碼運算或完成一次乘法累加（MAC）運算；

用途：卷積、相關、濾波（LMS）、歐氏距離等運算；

2324（5）比較、選擇和存儲單元

功能：從累加器（32bit）選擇出較大的字（16bit）并存儲在數(shù)據(jù)M；

用途：在數(shù)據(jù)通信、模式識別等領域，經(jīng)常要用到Viterbi(維特比)算法（P33）。C54xDSP的CPU的比較、選擇和存儲單元(CSSU)就是專門為Viterbi算法設計的進行加法/比較/選擇(ACS)運算的硬件單元。

2526例如：CMPSB,*AR3;if(B(31~16)>B(15~0),then;B(31~16)→(*AR3)

；elseB(15~0)→(*AR3)27（6）指數(shù)編碼器

組成：完成EXP單周期指令的專用硬件；

功能：將累加器中的指數(shù)值以二進制補碼的形式存儲在T中；

指數(shù)值含義：累加器中為消除多余符號位所需移動的位數(shù)；

計算：累加器的冗余位數(shù)-8；結果若大于0，則左移；若小于0，則右移。

范圍：累加器數(shù)值超過32位時，該操作產(chǎn)生負值；

用途：累加器內(nèi)容歸一化；

28累加器歸一化（定點數(shù)變?yōu)楦↑c數(shù)）：

EXP

A；（冗余符號位-8），結果放到T寄存器

ST

T，EXPONET；將指數(shù)值存放到數(shù)據(jù)存儲器中

NORMＡ；累加器歸一化（累加器按Ｔ中值移位）例如：假設40位累加器A中的定點數(shù)為FFFFFFF001，則用EXPA指令，求得它的指數(shù)為13h。再執(zhí)行NORMＡ，累加器按Ｔ中值移位，將原來的定點數(shù)分成尾數(shù)FF80080000和指數(shù)兩個部分。BACK292.4存儲器和I/O空間

?C54x的總存儲空間為192K字

存儲器的組成（分為3個可選擇的存儲空間）：30

?C54x片內(nèi)有隨機存儲器(RAM)和只讀存儲器(ROM)。RAM有兩種類型：單尋址RAM(SARAM)和雙尋址RAM(DARAM)。P35表2-6。

?C54x片內(nèi)有26個映像到數(shù)據(jù)存儲空間的CPU寄存器和外圍電路寄存器。P41表2-9。

?

C54結構上的并行性及在片RAM的雙尋址能力，使它能夠在任何一個給定的機器周期內(nèi)同時執(zhí)行4次存儲器操作，即1次取指、讀2個操作數(shù)和寫1個操作數(shù)。

31片內(nèi)存儲器與片外存儲器比較：

片內(nèi)存儲器具有不需要插入等待狀態(tài)，成本和功耗低等優(yōu)點；

片外存儲器具有尋址較大存儲空間的能力。321.存儲空間的分配

在C54x中，片內(nèi)存儲器的形式有DARAM、SARAM和ROM3種，取決于芯片的型號。

RAM總是安排到數(shù)據(jù)存儲空間，但也可以構成程序存儲空間；

ROM一般構成程序存儲空間，也可以部分地安排到數(shù)據(jù)存儲空間。

33C54x通過PMST的3個狀態(tài)位(MP/MC、OVLY、DROM)如圖，可以很方便地“使能”和“禁止”程序和數(shù)據(jù)空間中的片內(nèi)存儲器。1）MP/MC:=0，片內(nèi)ROM安排到程序空間；

=1，片內(nèi)ROM不安排到程序空間。2）OVLY：=0，片內(nèi)RAM只安排到數(shù)據(jù)存儲空間；

=1，片內(nèi)RAM安排到程序和數(shù)據(jù)存儲空間。3）DROM：=0，片內(nèi)ROM不安排到數(shù)據(jù)空間；

=1，部分片內(nèi)ROM安排到數(shù)據(jù)空間。下圖以C5402為例給出了數(shù)據(jù)和程序存儲區(qū)圖，并說明了與MP/MC、OVLY及DROM3個狀態(tài)位的關系。

34C5402存儲器圖35

說明：（1）DSP的工作方式控制寄存器中的OVLY（D5）位控制0000～3FFFH存儲空間的片內(nèi)/片外分配；如圖（2）DSP的工作方式控制寄存器中的MP/MC（D6）位控制4000～FFFFH存儲空間的片內(nèi)/片外分配；（3）TMS320C5402的20條程序地址線可擴展外部程序存儲器到1M字。采用分頁擴展方法，共16頁，每頁64k字。見P36圖2.13。362.程序存儲器多數(shù)C54xDSP的外部程序存儲器可尋址64K字的存儲空間。它們的片內(nèi)ROM、雙尋址DARAM以及單尋址SARAM，都可以通過軟件映像到程序空間。當存儲單元映像到程序空間時，處理器就能自動地對它們所處的地址范圍尋址。如果程序地址生成器(PAGEN)發(fā)出的地址處在片內(nèi)存儲器地址范圍以外，處理器就能自動地對外部尋址。37(1)

片內(nèi)程序存儲器

☉片內(nèi)存儲器是否作為程序存儲器，取決于軟件對PMST的狀態(tài)位MP/MC和OVLY的編程。P37表2－7。

☉TMS320C54X片內(nèi)ROM容量范圍2K～48K字；

☉為了增強處理器的性能，對片內(nèi)ROM再細分為若干塊，這樣就可以在片內(nèi)ROM的一個塊內(nèi)取指的同時，又在別的塊中讀取數(shù)據(jù)。P37圖2.14。

38片內(nèi)高2K字ROM中的內(nèi)容是由TI公司定義的，這2K字程序空間(F800h～FFFFh)中包含的內(nèi)容。如圖2.15。

1）自舉加載程序。

從串行口、外部存儲器、I/Ｏ接口自舉加載。自舉加載程序，可以將用戶代碼調(diào)入到程序存儲器的任何一個位置。

2）256字A律壓擴表。

3）256字μ律壓擴表。

4）256字正弦函數(shù)值查找表。

5）中斷向量表。

MP/MC硬件復位時=0，CPU從FF80H單元（通常存放轉(zhuǎn)移指令→自舉加載程序）開始執(zhí)行。39(2)

片外程序存儲器

最多可擴展到8192K,分為0～127頁，每頁64K字長。見P39圖2.16，2.17。

23位地址線代替16位的地址線(C5402為20位的地址總線，C5420為18位)，擴展程序存儲器的頁號由XPC寄存器設定。為了通過軟件切換程序存儲器的頁面，有6條專用的影響XPC值的指令（FB、FBACC、FCALA、FCALL、FRET、FRETE）。40

3.

數(shù)據(jù)存儲器

(1)片內(nèi)數(shù)據(jù)存儲器

☉C54X片內(nèi)數(shù)據(jù)存儲器容量范圍10K～200K字節(jié)☉組成：片上ROM、DARAM、SARAM（表2－8）

☉為了提高處理器的性能，片內(nèi)RAM也細分為若干塊。分塊以后，用戶可以在同一周期內(nèi)從同一DARAM中取出兩個操作數(shù)，將數(shù)據(jù)寫入另一塊DARAM中。圖2.18413.

數(shù)據(jù)存儲器片內(nèi)數(shù)據(jù)存儲器

組成：片上ROM、DARAM、SARAM（P40表2－8）

C54X片內(nèi)數(shù)據(jù)存儲器容量范圍10K～200K字

分塊：為了提高處理器的性能，片內(nèi)RAM也細分為若干塊。分塊以后，用戶可以在同一周期內(nèi)從同一DARAM中取出兩個操作數(shù)，將數(shù)據(jù)寫入另一塊DARAM中。P41圖2.18。42C54x中DARAM前1K字數(shù)據(jù)存儲器空間分配1)0000h-001Fh:存儲器映像CPU寄存器；2）0020h-005F:外圍電路寄存器；3）0060h-007Fh:32字暫存器；4）0080h-03FFh:896字DARAM。43(2)片外數(shù)據(jù)存儲器TMS320C54X片外數(shù)據(jù)存儲器容量范圍最大為48K根據(jù)CPU產(chǎn)生的地址自動尋址44（3）特殊功能寄存器第一類：存儲器映像CPU寄存器(26個)

功能：主要用于程序的運算處理和尋址方式的選擇及設定，見P41表2-9。

含義：☉輔助寄存器AR0-AR7：產(chǎn)生16bit數(shù)據(jù)空間，通用R；☉暫存器T：乘（加）法指令存放一乘數(shù)、EXP指令結果；☉TRN（狀態(tài)轉(zhuǎn)移寄存器）：用來得到新的度量值，存放中間結果→Viterbi（用于在Viterbi算法中記錄轉(zhuǎn)移路徑）；☉堆棧指針寄存器SP：指示棧頂在數(shù)據(jù)M位置，向下生長；

45☉緩沖區(qū)大小寄存器BK：在循環(huán)尋址中確定緩沖區(qū)中數(shù)據(jù)的大小；☉塊循環(huán)寄存器BRC：確定一代碼循環(huán)的次數(shù)；塊循環(huán)起始地址RSA：循環(huán)的開始地址；塊循環(huán)結束地址REA：循環(huán)的結束地址；☉中斷標志寄存器IFR：指明各中斷源的狀態(tài)；中斷屏蔽寄存器IMR：屏蔽特定的中斷；

☉程序計數(shù)器擴展寄存器XPC；☉其它：累加器A、B；方式控制R：PMST；狀態(tài)R：ST0/ST1等。46第二類：外圍電路寄存器（17個）功能：用于控制片內(nèi)外設（串口、定時器、機器周期設定等）串口控制：

緩沖串口47ABU收發(fā)地址：定時器：48

其它：

49小結（CPU）：①DSP的內(nèi)部控制邏輯完成各種具體流水線指令操作，它對于使用者是保密的。②使用DSP實質(zhì)上就是掌握上述特殊功能寄存器的功能及用法。③對SFR功能的了解程度，直接關系到所設計程序的質(zhì)量（運行速度、運算精度、代碼效率、可靠性等）④學習DSP硬件結構，很大程度上是掌握SFR的正確使用。本章首先掌握ST0；ST1；PMST50

4．I/O空間

C54X器件除了程序和數(shù)據(jù)存儲空間外，還提供了64K字的I/O空間，都在片外：☉有兩條指令用來訪問此空間(輸入指令PORTR和輸出指令PORTW)對I/O空間尋址；☉訪問I/O空間是對I/O映射的外部器件進行訪問，而不是訪問存儲器；☉所有C54xDSP只有兩個通用I/O，即和XF。為了訪問更多的通用I/O，可以對主機通信并行接口和同步串行接口進行配置，以用作通用I/O。

☉還可以擴展外部I/O：外部I/O必須使用緩沖或鎖存電路，配合外部I/O讀寫控制時序構成外部I/O的控制電路。

BACK51

2.5

中

斷

系

統(tǒng)

2.5.1中斷系統(tǒng)概述中斷：是由硬件驅(qū)動或軟件驅(qū)動的信號，該信號使CPU終止正在執(zhí)行的程序，轉(zhuǎn)去執(zhí)行一個請求中斷的內(nèi)部或外部的中斷服務程序，待處理完畢后，又返回到被終止的源程序處繼續(xù)執(zhí)行，這一過程稱為中斷。

中斷系統(tǒng)：為實現(xiàn)中斷功能而設置的各種硬件和軟件。

52C54xDSP既支持軟件中斷，也支持硬件中斷。（1）由程序指令(INTR、TRAP、RESET)要求的軟件中斷；（2）由外圍設備信號要求的硬件中斷，有兩種形式：

a)受外部中斷口信號觸發(fā)的外部硬件中斷；

b)受片內(nèi)外圍電路信號觸發(fā)的內(nèi)部硬件中斷。當同時有多個硬件中斷出現(xiàn)時，C54xDSP按照中斷優(yōu)先級別的高低對它們進行服務。

531.中斷分類C54xDSP的中斷可以分成兩大類：（1）可屏蔽中斷：這些都是可以用軟件來屏蔽或開放的中斷。C54x最多可以支持16個可屏蔽中斷，但C5402只使用14個可屏蔽中斷?！?；BRINT0、BXINT0、BRINT1和BXINT1(串行口中斷)。TINT0、TINT1(定時器中斷)。HPINT(主機接口)DMAC0～DMAC5。（2）非屏蔽中斷：這些中斷是不能夠屏蔽的，C54x對這一類中斷總是響應，并從主程序轉(zhuǎn)移到中斷服務程序。C54xDSP的非屏蔽中斷包括：所有的軟件中斷；以及兩個外部硬件中斷：(復位)和。54

兩者比較：

?非屏蔽中斷：不能由用戶用軟件來屏蔽的中斷。

特點：一旦有非屏蔽中斷請求，CPU必須予以響應。

用途：用于某些十分重要的事件發(fā)生，如：掉電。

?可屏蔽中斷：用戶根據(jù)需要可用軟件開放或禁止CPU響應中斷。

特點：軟件指令控制，靈活方便。

用途：一般事件處理。

552.中斷處理一般過程：

?中斷源請求中斷；

?CPU響應中斷；

?保護現(xiàn)場；

?轉(zhuǎn)中斷服務；

?恢復現(xiàn)場；

?中斷返回。

56

2.5.2中斷標志寄存器(IFR)和中斷屏蔽寄存器(IMR)

1.中斷標志寄存器（IFR）當一個中斷出現(xiàn)的時候，IFR中相應的中斷標志位置1，直到中斷得到處理為止。以C5402為例：（1）

共14個有效標志位（可屏蔽中斷）：外部中斷4個（INT0--INT3）定時器中斷2個（TINT0--TINT1）串口定時器4個（兩發(fā)/兩收）

DMA中斷3個（DMAC0.4.5）

HPI中斷1個

；57（2）IFR的操作

?

置位：當可屏蔽中斷發(fā)生時，相應位置“1”（掛起）。

?

識別：CPU通過讀IFR來識別掛起的中斷。

?

四種清除方法：

a)軟、硬件復位；

b)寫“1”到IFR的相應位,相應的尚未處理完的中斷被清除；

（所有未處理的中斷可以通過IFR的當前內(nèi)容寫回到IFR這種方法來清除）例：STM#FFFFH，IFRc)響應中斷請求，中斷得到處理；

d)利用適當?shù)闹袛嗵枅?zhí)行INTR指令，相應的中斷標志位清0。

58

2.中斷屏蔽寄存器（IMR）

是一個存儲器映像的CPU寄存器，主要用來屏蔽可屏蔽中斷。圖說明（1）共14個有效位（與IFR對應）（2）當IMRi=0屏蔽該中斷；

IMRi=1不屏蔽即開放該中斷。

59（3）

IMR的操作復位時,IMR均為0；CPU通過寫入“1”或“0”實現(xiàn)“開放”或“屏蔽”，例如：

STM#0008H，IMR圖CPU通過對IMR檢查來判斷中斷是否被屏蔽。60

3.中斷方式控制位（INTM）說明：a)INTM是CPU狀態(tài)寄存器ST1中的1位（第11位）如圖

b)功能：c)操作：

d)該控制位不影響非屏蔽中斷。

e)該控制位不能用存儲操作命令設置。61

2.5.3接收、應答及處理中斷1.接收中斷請求中斷請求由硬件器件或軟件指令來發(fā)出。(中斷源說明如P44表2-10所示。)(1)硬件中斷請求硬件中斷有外部和內(nèi)部兩種。62

(2)軟件中斷請求軟件中斷都是由程序中的指令INTR、TRAP和RESET產(chǎn)生的。注：?PC=中斷向量地址指針+中斷向量號

?該指令不允許執(zhí)行任何可屏蔽中斷

?該指令不影響IFR標志位

?不允許中斷嵌套a)INTRK；63

b)TRAPK；除INTM不變外，其它同上。注：?

可實現(xiàn)中斷嵌套

?

可用軟件指令在TRAP中斷服務程序中置位INTM

c)

RESET

注：?

功能：使處理器返回一個預定狀態(tài)；

?

復位指令：可在程序的任何時候產(chǎn)生；

?

該指令影響ST0、ST1，不影響PMST，與硬件復位有區(qū)別。642.應答中斷硬件或軟件中斷發(fā)送了一個中斷請求后，CPU必須決定是否應答中斷請求。a)軟件中斷和非屏蔽硬件中斷會立刻被應答;b)可屏蔽中斷僅僅在如下條件被滿足后才被應答:(1)優(yōu)先級別最高(當同時出現(xiàn)一個以上中斷時)。

(2)狀態(tài)寄存器ST1中的INTM位為0。

(3)中斷屏蔽寄存器IMR中的相應位為1。

CPU響應中斷時，讓