VHDL語言 第八章 時(shí)序邏輯電路設(shè)計(jì)

第八章

時(shí)序邏輯電路設(shè)計(jì)時(shí)序邏輯電路定義：任意時(shí)刻的輸出不僅取決于當(dāng)時(shí)的輸入信號(hào)，而且還取決于電路原來的狀態(tài)，或者說，還與以前的輸入有關(guān)。

按照電路的工作方式，時(shí)序邏輯電路可分為同步時(shí)序邏輯電路(簡(jiǎn)稱同步時(shí)序電路)和異步時(shí)序邏輯電路(簡(jiǎn)稱異步時(shí)序電路)兩種類型。

常見的時(shí)序邏輯電路有觸發(fā)器、計(jì)數(shù)器、寄存器等。概述8.1時(shí)鐘信號(hào)和復(fù)位信號(hào)8.1.1時(shí)鐘信號(hào)描述時(shí)序電路總是以時(shí)鐘進(jìn)程形式來描述，方式有兩種：1)進(jìn)程的敏感信號(hào)是時(shí)鐘信號(hào)2)用進(jìn)程中的WAITON語句等待時(shí)鐘任何時(shí)序電路都是用時(shí)鐘信號(hào)作為驅(qū)動(dòng)信號(hào)的。時(shí)序電路只是在時(shí)鐘信號(hào)的有效沿或電平到來時(shí)，其狀態(tài)才發(fā)生變化。因此，時(shí)鐘信號(hào)通常是描述時(shí)序電路的程序的執(zhí)行條件。1)進(jìn)程的敏感信號(hào)是時(shí)鐘信號(hào)在這種情況下，時(shí)鐘信號(hào)應(yīng)作為敏感信號(hào)，顯式地出現(xiàn)在PROCESS語句后跟的括號(hào)中，例如PROCESS(clock_signal)。時(shí)鐘信號(hào)邊沿的到來，將作為時(shí)序電路語句執(zhí)行的條件。例：PROCESS(clock_signal)BEGINIF(clock_edge_condition)THENsignal_out<=signal_in;---

其它時(shí)序語句；

---ENDIF;ENDPROCESS;該進(jìn)程在時(shí)鐘信號(hào)發(fā)生變化時(shí)被啟動(dòng)，而在時(shí)鐘邊沿的條件得到滿足時(shí)才真正執(zhí)行時(shí)序電路所對(duì)應(yīng)的語句。使用了IF語句對(duì)時(shí)鐘沿進(jìn)行說明。在這種情況下，描述時(shí)序電路的進(jìn)程將沒有敏感信號(hào)，而是用WAITON語句來控制進(jìn)程的執(zhí)行。也就是說，進(jìn)程通常停留在WAITON語句上，只有在時(shí)鐘信號(hào)到來，且滿足邊沿條件時(shí)，其余的語句才能執(zhí)行，如下例如示：PROCESSBEGINWAITON(clock_signal)UNTIL(clock_edge_conditon);signal_out<=signal_in;---

其它時(shí)序語句；

---ENDPROCESS2)用進(jìn)程中的WAITON語句等待時(shí)鐘在使用WAITON語句的進(jìn)程中，敏感信號(hào)量應(yīng)寫在進(jìn)程中的WAITON語句后面。在編寫上述兩個(gè)程序時(shí)應(yīng)注意：

?無論IF語句還是WAITON語句，在對(duì)時(shí)鐘邊沿說明時(shí)，一定要注明是上升沿還是下降沿，光說明是邊沿是不行的。

?當(dāng)時(shí)鐘信號(hào)作為進(jìn)程的敏感信號(hào)時(shí)，在敏感信號(hào)的表中不能出現(xiàn)一個(gè)以上的時(shí)鐘信號(hào)，除時(shí)鐘信號(hào)以外，像復(fù)位信號(hào)等是可以和時(shí)鐘信號(hào)一起出現(xiàn)在敏感表中的。

?WAITON語句只能放在進(jìn)程的最前面或者是最后面。3）時(shí)鐘邊沿的描述可以用時(shí)鐘信號(hào)的屬性來描述時(shí)鐘的邊沿。其上升沿的描述為：IFclk=‘1’ANDclk’LAST_VALUE=‘0’ANDclk’EVENT時(shí)鐘的下降沿的描述為：IFclk=‘0’ANDclk’LAST_VALUE=‘1’ANDclk’EVENT在一些程序中經(jīng)常所見時(shí)鐘沿表達(dá)如下時(shí)鐘上升沿：

（clock’eventandclock=‘1’）時(shí)鐘下降沿：

（clock’eventandclock=‘0’）8.1.2觸發(fā)器的同步和非同步復(fù)位同步復(fù)位：當(dāng)復(fù)位信號(hào)有效且在給定的時(shí)鐘邊沿到來時(shí)，觸發(fā)器才被復(fù)位。異步復(fù)位：一旦復(fù)位信號(hào)有效，觸發(fā)器就被復(fù)位。1）同步復(fù)位在用VHDL語言描述時(shí)，同步復(fù)位一定在以時(shí)鐘為敏感信號(hào)的進(jìn)程中定義，且用IF語句來描述必要的復(fù)位條件。例如：process(clock_signal)beginif(clock_edge_condition)then

if(reset_condition)thensignal_out<=reset_value;elsesignal_out<=signal_in;┇endif;endif;endprocess;2)非同步復(fù)位異步復(fù)位在描述時(shí)與同步方式不同：首先在進(jìn)程的敏感信號(hào)中除時(shí)鐘信號(hào)以外，還應(yīng)加上復(fù)位信號(hào)；其次是用IF語句描述復(fù)位條件；最后在ELSE段描述時(shí)鐘信號(hào)邊沿的條件，并加上EVENT屬性。其描述方式如：PROCESS(reset_signal,clk_signal)BEGINIF(reset_condition)THENsignal_out<=reset_value;ELSIF(clk_eventANDclk_edge_condition)THENsignal_out<=signal_in;---

其它時(shí)序語句；

---屬性’EVENT

對(duì)在當(dāng)前的一個(gè)極小的時(shí)間段Δ內(nèi)發(fā)生的事件的情況進(jìn)行檢測(cè)。如發(fā)生事件，則返回true，否則返回false。發(fā)生事件：信號(hào)電平發(fā)生變化。左例中進(jìn)程后跟括號(hào)內(nèi)有兩個(gè)敏感信號(hào)：復(fù)位信號(hào)和時(shí)鐘信號(hào)。進(jìn)程中的IF語句一開始就判斷復(fù)位條件，可見復(fù)位優(yōu)先級(jí)高于時(shí)鐘。8.2觸發(fā)器觸發(fā)器（FlipFlop）是一種可以存儲(chǔ)電路狀態(tài)的電子元件。按邏輯功能不同分為：RS觸發(fā)器、D觸發(fā)器、JK觸發(fā)器、T觸發(fā)器。8.2.1鎖存器

鎖存器(Latch)是一種對(duì)脈沖電平敏感的存儲(chǔ)單元電路，它們可以在特定輸入脈沖電平作用下改變狀態(tài)。鎖存，就是把信號(hào)暫存以維持某種電平狀態(tài)。鎖存器的最主要作用是緩存。鎖存器根據(jù)觸發(fā)邊沿、復(fù)位和預(yù)置方式以及輸出端多少的不同可以有多種形式的鎖存器。1)D鎖存器上升沿觸發(fā)的D鎖存器：上升沿觸發(fā)的D鎖存器，有一個(gè)數(shù)據(jù)輸入端d，一個(gè)時(shí)鐘輸入端Clk和一個(gè)數(shù)據(jù)輸出端q。D鎖存器的輸出端只有在上升沿脈沖過后輸入端d的數(shù)據(jù)才傳送到輸出端q。時(shí)鐘信號(hào)應(yīng)作為敏感信號(hào)，顯式地出現(xiàn)在PROCESS語句后跟的括號(hào)中。使用了IF語句對(duì)時(shí)鐘沿進(jìn)行說明。時(shí)鐘邊沿的到來時(shí)，將作為時(shí)序電路語句執(zhí)行的條件。D鎖存器程序?qū)嵗?D鎖存器程序?qū)嵗?WAITUNTIL

表達(dá)式；當(dāng)表達(dá)式的值為“真”時(shí)，進(jìn)程被啟動(dòng)，否則進(jìn)程被掛起。

該語句在表達(dá)式中將建立一個(gè)隱式的敏感信號(hào)量表，當(dāng)表中的任何一個(gè)信號(hào)量發(fā)生變化時(shí)，就立即對(duì)表達(dá)式進(jìn)行一次評(píng)估。如果評(píng)估結(jié)果使表達(dá)式返回一個(gè)“真”值，則進(jìn)程脫離等待狀態(tài)，繼續(xù)執(zhí)行下一個(gè)語句。2）異步復(fù)位D鎖存器異步復(fù)位D鎖存器和一般的D鎖存器區(qū)別是多了一個(gè)復(fù)位輸入端clr。當(dāng)clr=‘0’時(shí)，輸出端q置‘0’。clr稱為清0輸入端。clr低電平有效。進(jìn)程后跟括號(hào)內(nèi)有兩個(gè)敏感信號(hào)：清0信號(hào)和時(shí)鐘信號(hào)。進(jìn)程中的IF語句一開始就判斷清0條件，可見此時(shí)清0優(yōu)先級(jí)高于時(shí)鐘。異步復(fù)位D鎖存器程序?qū)嵗?）異步復(fù)位/置位D鎖存器除了前述的d,clk,q端外，還有clr和pset的復(fù)位、置位端。當(dāng)clr=‘0’時(shí)復(fù)位，使q=‘0’；當(dāng)pset=‘0’時(shí)置位，使q=‘1’；clr、pset均是低電平有效。異步復(fù)位/置位D鎖存器程序?qū)嵗M(jìn)程后跟括號(hào)內(nèi)有三個(gè)敏感信號(hào)：時(shí)鐘信號(hào)，復(fù)位信號(hào)和置位信號(hào)。通過進(jìn)程中的IFTHENELSEIF語句可以看出：優(yōu)先級(jí)，置位最高，復(fù)位次之，時(shí)鐘最低。4）同步復(fù)位D鎖存器與異步方式不同的是，當(dāng)復(fù)位信號(hào)有效（clr=‘1’)以后，只是在有效邊沿來時(shí)才能進(jìn)行復(fù)位操作。從圖中可以看出復(fù)位信號(hào)的優(yōu)先級(jí)比d端的數(shù)據(jù)輸入高，也就是當(dāng)clr=‘1’時(shí)，無論d端輸入什么信號(hào)，在clk的上升沿到來時(shí)，q輸出總是“0”。同步復(fù)位D鎖存器程序?qū)嵗M(jìn)程后跟括號(hào)內(nèi)只有一個(gè)敏感信號(hào)：時(shí)鐘信號(hào)。通過進(jìn)程中的IFTHENELSEIF語句可以看出：優(yōu)先級(jí)，時(shí)鐘最高，復(fù)位次之。8.2.2JK觸發(fā)器JK觸發(fā)器是數(shù)字電路觸發(fā)器中的一種電路單元。JK觸發(fā)器具有置0、置1、保持和翻轉(zhuǎn)功能，在各類集成觸發(fā)器中，JK觸發(fā)器的功能最為齊全。在實(shí)際應(yīng)用中，它不僅有很強(qiáng)的通用性，而且能靈活地轉(zhuǎn)換其他類型的觸發(fā)器。由JK觸發(fā)器可以構(gòu)成D觸發(fā)器和T觸發(fā)器。JK觸發(fā)器的輸入端有置位輸入pset，復(fù)位輸入clr，控制輸入j和k，時(shí)鐘信號(hào)輸入clk；輸出端有正向輸出端q和反向輸出端qb。JK觸發(fā)器的真值表如表所示。表中q0表示原狀態(tài)不變，翻轉(zhuǎn)表示改變?cè)瓉淼臓顟B(tài)。優(yōu)先級(jí)：置位最高于復(fù)位，與真值表不一致，沒有考慮pset=clr=“0”時(shí)，輸出時(shí)q=“X”（未知態(tài)）。四個(gè)敏感信號(hào)，異步與真值表一致的程序此例中pset=clr=“0”這種情況沒有考慮，在邏輯綜合時(shí)，輸出是未知的。8.2.3T觸發(fā)器TClkQQ

libraryieee;useieee.std_logic_1164.all;entityt_ffisport(t,clk:instd_logic;q:bufferstd_logic);endt_ff;architecturertloft_ffisbeginprocess(clk)beginifclk’eventandclk=‘1’thenift=‘1’thenq<=notq;elseq<=q;endif;endprocess;endrtl;T觸發(fā)器程序?qū)嵗齦ibraryieee;useieee.std_logic_1164.all;entityrs_ffisport(r,s,clk:instd_logic;q,qn:bufferstd_logic);endrs_ff;architecturertlofrs_ffisbeginprocess(r,s,clk)beginifclk’eventandclk=‘1’thenifs=‘1’andr=‘0’thenq<=‘0’;qn<=‘1’;elsifs=‘0’andr=‘1’thenq<=‘1’;qn<=‘0’;elsifs=‘0’andr=‘0’thenq<=q;qn<=qn;elsenull;endif;endif;endprocess;endrtl;SClkQQRSRQQn00QQn0110100111??8.2.4同步RS觸發(fā)器null為空語句，不作任何操作。格式：

null；8.3寄存器數(shù)字電路中，用來存放二進(jìn)制數(shù)據(jù)或代碼的電路稱為寄存器。

寄存器是由具有存儲(chǔ)功能的觸發(fā)器組合起來構(gòu)成的。一個(gè)觸發(fā)器可以存儲(chǔ)1位二進(jìn)制代碼，存放n位二進(jìn)制代碼的寄存器，需用n個(gè)觸發(fā)器來構(gòu)成。

按照功能的不同，可將寄存器分為基本寄存器和移位寄存器兩大類。基本寄存器只能并行送入數(shù)據(jù)，需要時(shí)也只能并行輸出。移位寄存器中的數(shù)據(jù)可以在移位脈沖作用下依次逐位右移或左移，數(shù)據(jù)既可以并行輸入、并行輸出，也可以串行輸入、串行輸出，還可以并行輸入、串行輸出，串行輸入、并行輸出，十分靈活，用途也很廣。8位串行輸入、串行輸出移位寄存器它具有兩個(gè)輸入端：數(shù)據(jù)輸入端a和時(shí)鐘輸入端clk;一個(gè)數(shù)據(jù)輸出端b。在時(shí)鐘信號(hào)作用下，前級(jí)數(shù)據(jù)向后級(jí)移動(dòng)。該8位寄存器由8個(gè)D觸發(fā)器構(gòu)成。8位移位寄存器描述（結(jié)構(gòu)描述）在結(jié)構(gòu)體的說明部分利用COMPONENT語句對(duì)要引用元件進(jìn)行聲明。利用生成語句指定生成次數(shù)利用COMPONENT_INSTANT語句，調(diào)用元件，用位置映射方式8位移位寄存器直接用信號(hào)連接描述進(jìn)程中執(zhí)行信號(hào)代入語句時(shí)，被代入信號(hào)量的值在當(dāng)時(shí)并沒有發(fā)生改變，直到進(jìn)程結(jié)束，代入過程才同時(shí)發(fā)生。此例描述了移位功能。若將程序中信號(hào)改成變量，變量賦值語句中，被賦值的變量的值會(huì)立即改變，結(jié)果如何？8.4計(jì)數(shù)器在數(shù)字電子技術(shù)中應(yīng)用的最多的時(shí)序邏輯電路。計(jì)數(shù)器不僅能用于對(duì)時(shí)鐘脈沖計(jì)數(shù)，還可以用于分頻、定時(shí)、產(chǎn)生節(jié)拍脈沖和脈沖序列以及進(jìn)行數(shù)字運(yùn)算等。但是并無法顯示計(jì)算結(jié)果，一般都是要通過外接LCD或LED屏才能顯示。1、如果按照計(jì)數(shù)器中的觸發(fā)器是否同時(shí)翻轉(zhuǎn)分類，可將計(jì)數(shù)器分為同步計(jì)數(shù)器和異步計(jì)數(shù)器兩種。常見的同步計(jì)數(shù)器有74160系列,74LS190系列，常見的異步計(jì)數(shù)器有74LS290系列。2、如果按照技術(shù)過程中數(shù)字增減分類，又可將計(jì)數(shù)器分為加法計(jì)數(shù)器和減法計(jì)數(shù)器，隨時(shí)鐘信號(hào)不斷增減的為加法計(jì)數(shù)器，不斷減少的為減法計(jì)數(shù)器。

同步計(jì)數(shù)器指在時(shí)鐘脈沖（計(jì)數(shù)脈沖）的控制下，構(gòu)成計(jì)數(shù)器的各觸發(fā)器狀態(tài)同時(shí)發(fā)生變化的計(jì)數(shù)器。8.4.1同步計(jì)數(shù)器(1)帶允許端的十二進(jìn)制計(jì)數(shù)器計(jì)數(shù)器由4個(gè)觸發(fā)器構(gòu)成，clr是清零，en是計(jì)數(shù)控制端，qa,qb,qc,qd為計(jì)數(shù)器的4位二進(jìn)制值的輸出端。帶允許端的十二進(jìn)制計(jì)數(shù)器調(diào)用了標(biāo)準(zhǔn)邏輯無符號(hào)包定義了計(jì)數(shù)中間信號(hào)，由于輸出qa,qb,qc，qd被定義為out類型PROCESS后跟兩個(gè)敏感信號(hào)判斷清零信號(hào)判斷計(jì)數(shù)使能信號(hào)判斷時(shí)鐘信號(hào)判斷計(jì)數(shù)的終點(diǎn)‘’不同類型數(shù)據(jù)值可以進(jìn)行相加，這是因?yàn)檎{(diào)用了標(biāo)準(zhǔn)邏輯無符號(hào)程序包(2)可逆計(jì)數(shù)器

可逆計(jì)數(shù)器根據(jù)計(jì)數(shù)控制信號(hào)的不同，在時(shí)鐘脈沖作用下，可以實(shí)現(xiàn)加1和減1的操作。控制端updn=‘1’計(jì)數(shù)器加1，updn=‘0’計(jì)數(shù)器減1?？赡嬗?jì)數(shù)器（加減計(jì)數(shù)器）程序設(shè)計(jì)調(diào)用了標(biāo)準(zhǔn)邏輯無符號(hào)包定義了計(jì)數(shù)中間信號(hào)PRO