集成電路版圖設計基礎第2章：基本IC單元版圖設計

集成電路版圖設計基礎

basicsofIClayoutdesigninstructor:Wangxiaoleie-mail:wangxiaolei@schoolofphye1basicsoficlayoutdesign第二章基本IC單元版圖設計基本IC單元版圖電阻電容電感二極管

CMOS版圖雙極晶體管schoolofphye2basicsoficlayoutdesign電阻材料：常用的電阻材料是多晶硅。較厚的多晶硅薄層有較低的電阻值（有較多的空間讓電流流過，傳導電流的能力較強），較薄的多晶硅薄層有較大的電阻值。其他因素，如材料的類型、長度、寬度等也將改變電阻值。對于一個給定的集成電路工藝，可以認為薄膜厚度是常數(shù)，它是我們不能改變的參數(shù)之一。對于一個給定的材料，我們能夠改變的只有長度和寬度?；綢C單元版圖設計

–電阻WLH(厚度)I=電流schoolofphye3basicsoficlayoutdesign方塊/薄層電阻：每方歐姆是IC中電阻的基本單位。每方歐姆數(shù)值也被稱為材料的薄層電阻。材料可以是poly，也可以是金屬，或者任何其他采用的材料。可以根據(jù)任意矩形計算方數(shù)。“方數(shù)=L/W”方數(shù)并不一定是整數(shù)，可以含有小數(shù)，如4.28方。例如，設材料是“80x10”大?。ㄈ魏慰赡軉挝唬瑒t80/10=8方?；綢C單元版圖設計

–電阻123456788010電流schoolofphye4basicsoficlayoutdesign方塊/薄層電阻：-設計/工藝/規(guī)則手冊：薄層電阻（率）ρ-對于薄層電阻，同一種材料層，不同制造商的數(shù)值會有所不同，其中一個可能的原因是厚度的不同。-用“四探針測試”法探測每方歐姆數(shù)值（R=V/I）。-ic中典型的電阻值：poly柵：2~3歐姆/方metal層：20~100m歐姆/方diffusion：2~200歐姆/方-工藝中的任何材料都可以做電阻。常用的材料有poly和diffusion。常用電阻器阻值范圍：10~50歐姆100~2k歐姆2k~100k歐姆-電阻值計算公式：R=（L/W）*ρ基本IC單元版圖設計

–電阻schoolofphye5basicsoficlayoutdesign多晶硅電阻公式：基本電阻器版圖-以硅片作為襯底材料，在襯底上淀積一層多晶硅，再在多晶硅層上覆蓋一層氧化層，形成隔離的絕緣層，然后在氧化層上刻蝕出用于連接的接觸孔。一般接觸孔位于多晶硅的兩頭。體區(qū)電阻公式：rb=（Lb/Wb）*ρb

基本IC單元版圖設計

–電阻LWtopviewcrosssectionalviewsubstratepolyoxidemetalcontactschoolofphye6basicsoficlayoutdesign多晶硅電阻公式：考慮接觸電阻rc

-由于有接觸電阻的存在，所以R=rb+2rc

（rc為兩個接觸端的接觸電阻）-接觸區(qū)被認為是有固定長度的。如果接觸區(qū)的寬度增大，接觸電阻將變??；如果接觸區(qū)的寬度減小，接觸電阻將變大。-總接觸電阻Rcontact=rc=Rc/Wc=Ω*um/um（Rc是由接觸所決定的電阻因子，單位“Ω*um”；Wc為接觸區(qū)寬度）-接觸區(qū)的寬度可能并不一定和電阻器的寬度相同，它取決于工藝的設計規(guī)則，可能會要求接觸區(qū)寬度必須小于電阻器寬度。基本IC單元版圖設計

–電阻1002003001020304050W/umR□/Ω1002003001020304050W/umR□/Ωideally,R□/Ω=constantactually,R□/Ωincreasesas“W”decreasesschoolofphye7basicsoficlayoutdesign多晶硅電阻公式：改變體材料-原因：poly柵電阻大約只有2~3歐姆/方，有時我們要求電阻的范圍更大一些。改變體材料能夠有效提高電阻率，有助于得到較高的、更有用的電阻率。-改變電阻率的方法：可以淀積另一層具有不同電阻特性的多晶硅?？梢酝ㄟ^改變已淀積在芯片上的多晶硅材料層的結(jié)構(gòu)來改變電阻率。-具體制作方法：在所用的多晶硅材料的中部開一個窗口，并注入另外的雜質(zhì)材料，阻礙電子的流動，來提高電阻率。另一種方法是將中間的多晶硅刻蝕掉一部分使其變薄。這些被改變的材料塊為電阻的“體”。通常會有一個設計規(guī)則用以說明體區(qū)邊界與接觸區(qū)的最小距離，這個間隔上原始的多晶硅被稱為電阻器的“頭”。總電阻：R=rb+2rh+2rc=

(Lb/Wb)*ρb+2(Lh/Wh)*ρh+2

Rc/Wc

基本IC單元版圖設計

–電阻schoolofphye8basicsoficlayoutdesign多晶硅電阻公式：改變體材料

基本IC單元版圖設計

–電阻topviewcrosssectionalviewsubstratepolyoxidemetalcontactbodyheadschoolofphye9basicsoficlayoutdesign實際電阻分析：-在CAD畫圖中做出來的電阻器經(jīng)常是明顯地小于或者大于你所畫的，被稱為δ項，需要在公式里對該項進行補償。-接觸區(qū)誤差：接觸孔刻蝕的時候，得到的實際接觸孔尺寸和寬度產(chǎn)生了誤差，我們稱之為寬度的δ（也稱為公差、誤差、變化量、尺寸變化、溢出或者變化）。δ可正可負，即過加工或者欠加工。寬度、長度變化分別用δW和δL表示。如假設W是4um，而δW是0.06um，這表明實際的寬度最大是4.06um，最小是3.94um，大小取決于δ表示的是過加工還是欠加工。-“體區(qū)誤差”和“頭區(qū)誤差”同樣也需考慮。電阻公式改寫為：R=[(Lb+δLb)/(Wb+δWb)]ρb+2[(Lh+δLh)/(Wh+δWh)]ρh+2

[Rc/(Wc+δWc)]基本IC單元版圖設計

–電阻schoolofphye10basicsoficlayoutdesign實際電阻分析：擴展電阻

基本IC單元版圖設計

–電阻smallspreadregionbigspreadregionuncertainregionuncertainregionschoolofphye11basicsoficlayoutdesign實際電阻分析：擴展電阻-當電子離開接觸區(qū)后，電子傳播的實際路徑是逐漸展開的，直到它們最終達到整個多晶硅寬度。所表現(xiàn)出的電阻稱之為“擴展電阻”。-擴展電阻和許多因素有關(guān)。如果采用的是寬接觸區(qū)和寬電阻條結(jié)構(gòu)，這種影響可以忽略。但如果一個電阻的接觸區(qū)設計的較小且非?？拷灾劣陔娮記]有足夠的時間展開到多晶硅全部寬度方向，電流分布的寬度小于多晶硅的設計寬度，此時需考慮因擴展而帶來的誤差。-有些制造商允許金屬與接觸延伸到多晶硅之外，這消除了展開區(qū)的問題。能否這樣設計取決于工藝技術(shù)。-對于接觸電阻和擴展電阻項精確而詳細的計算隨制造商的不同而變，并且這屬于商業(yè)秘密。有多種技術(shù)和公式用于ic制造去確定擴展電阻項，這些技術(shù)和公式的大部分是不公開的。-總電阻方程：R=rb+2rh+2rc+2rs

（“rs”是來自于擴展區(qū)的電阻，擴展因子，見工藝手冊。）（也有將接觸電阻和擴散電阻組合在一起以一個單獨項表示的）基本IC單元版圖設計

–電阻schoolofphye12basicsoficlayoutdesign實際的最小電阻尺寸：-制造商可以很好地控制中部區(qū)域（體區(qū)）的材料，但對外部的區(qū)域，如頭區(qū)或接觸區(qū)的控制不太理想。-因為某些δ項可能會比較大，如0.1um，因此應保持最小體區(qū)長度為10um，這將使你的誤差下降到百分之一。如果需要一個相當精確的電阻，則要確保體區(qū)長度為10um或更長，以使δ的影響最小化。-“確保體區(qū)長度至少達到10um，寬度5um?！眲t電阻器的最小寬度也應為5um?；綢C單元版圖設計

–電阻schoolofphye13basicsoficlayoutdesign特殊要求的電阻:-通常情況下，在CMOS工藝中只有一些低電阻率的材料。-通常，體區(qū)材料的最小寬度比接觸區(qū)材料的最小寬度小。=〉“狗骨”-采用折彎結(jié)構(gòu)的“折彎型電阻器”可以減小占用空間大小。-計算方塊數(shù)的經(jīng)驗法則：

直線區(qū)按方塊數(shù)計算，而每個拐角僅按半方計算。-一般來說，2k歐姆的電阻比較容易設計。-小電阻-高精度：可以利用大塊的金屬。金屬將滿足低電阻的要求，大尺寸則將使δ項的影響最小化，有助于提高精度?；綢C單元版圖設計

–電阻高阻值電阻的狗骨結(jié)構(gòu)12543方塊數(shù)=5+2個拐角=6方schoolofphye14basicsoficlayoutdesign設計的重要依據(jù):電流密度-對于選擇電阻的寬度，電流密度是重要的。如果需要通過電阻大量的電流，你會使用一個大的、粗的線。-電流密度是材料中能夠可靠流過的電流量。工藝手冊中有關(guān)于某些特定材料電流密度的介紹，工藝中任何能夠被用于傳導電流的材料都有一個對應的電流密度，制造商的這些數(shù)據(jù)是根據(jù)薄層厚度來確定的。典型的電流密度大約是“每微米寬度0.5mA”。和寬度有關(guān)是因為設計得越寬，能夠通過的電流越多。-有時，在工藝手冊中會告知“熔斷電流”大小，就是在一定的時間內(nèi)毀壞電阻所需的電流大小。Imax=D*WImax：最大允許可靠流過的電流mAD：材料的電流密度mA/umW：材料的寬度um基本IC單元版圖設計

–電阻schoolofphye15basicsoficlayoutdesign基本材料的復用:

-pmos/nmos晶體管去掉柵，就可以得到一些我們想要的電阻，這些電阻被稱為“擴散電阻”。對于擴散電阻器版圖設計特別需要注意的是作為偏置連接的第三個電極（襯底連接到最正/負的電源）。-擴散電阻和多晶硅電阻比較：擴散電阻：在襯底上進行擴散制得。邊界不清晰，在加工中擴散區(qū)的擴散使它們不太容易控制。多晶硅電阻：柵也是由多晶硅制造的，所以多晶硅是存在的材料，多晶硅層沉積在表面，可以精確地控制厚/長/寬度。-“雙層多晶硅工藝”：一層多晶硅作柵，一層作電阻?；綢C單元版圖設計

–電阻多晶硅電阻擴散電阻低的功率耗散高的功率耗散寄生小寄生較大易于工藝控制工藝控制較難典型薄層電阻率小薄層電阻率可大可小兩電極器件三電極器件schoolofphye16basicsoficlayoutdesign電容概述：-電容器是一種能夠儲存一定量電荷，即一定數(shù)目電子的器件。電容器

存儲電荷的能力稱為電容。-隨著電壓頻率的增加，通過電容器的電流AC電流會不斷增加。-可以將電容器認為是一個對頻率敏感的電阻。如果電容足夠大，當某個頻率的電壓通過時，電路中仿佛根本不存在這個電容器，此時它更像一個阻值很小的電阻?！半娙萜魇菍︻l率敏感的電阻?！?電容器的兩種阻斷情況：完全阻斷dc和僅允許通過某種頻率的AC信號。被稱為“隔直電容器”或“耦合電容器”。-電容器有助于減少噪聲，旁路的電容器會將所有的高頻噪聲分流。這種電容器稱之為“去耦電容器”?；綢C單元版圖設計

–電容schoolofphye17basicsoficlayoutdesign電容值：-在集成電路中，電介質(zhì)的厚度由所采用的制備工藝所限定。因此，單位面積的電容值是一個常數(shù)C1，C1由電介質(zhì)的厚度和介電常數(shù)決定。-與電阻一樣，制備得到的實際電容器尺寸可能會比設計值偏大或者偏小，稱之為δ，計算長度，寬度以及面積時應該考慮。-表面/平面電容Carea：即為平行板電容-邊緣電容Cperiphery：單位邊緣電容常數(shù)乘以電容器的總周長-總電容：Ctotal=Carea+Cperiphery

=L*W*C1+(2L+2W)C2基本IC單元版圖設計

–電容bottomtopCareaCperipheryareacapacitanceandperipherycapacitanceschoolofphye18basicsoficlayoutdesignN阱電容器：-N阱與多晶硅覆蓋部分的面積即為電容器的面積。由于N阱存在電阻，因此N阱電容器的下極板明顯存在著串聯(lián)電阻?？赏ㄟ^在上極板的兩邊或四邊都放置接觸孔的方法來降低串聯(lián)電阻。

擴散電容器：-上極板使用一大塊多晶硅柵，下極板使用N阱，柵下面的二氧化硅作為電介質(zhì)，用n+作為下極板N阱的接觸區(qū)，因為上極板是一大塊柵，所以采用馬蹄形的多個金屬接觸孔。稱之為“擴散電容器”。基本IC單元版圖設計

–電容NwellN+gateNwellcapacitorgateM1diffusioncapacitorschoolofphye19basicsoficlayoutdesign金屬電容器：-大多數(shù)用于信號傳輸?shù)碾娙萜鞫加山饘僦苽涠?。這樣就消除了寄生pn結(jié)，從而消除了寄生二極管的固有電容，同樣，對電壓的依賴性也消除了。-由于上下層金屬間隔較遠，所以為了得到與擴散電容器相同的電容值，需要制備的金屬極板面積將大大增加。所以相同容值的金屬-金屬電容器比擴散電容器占用的面積多得多。然而，為了得到一個性能優(yōu)越的信號傳輸電容，必須承受這種犧牲。-為了減少所占面積，可以采用“疊層金屬電容器”：多層金屬平板垂直地堆疊在一起，將奇數(shù)層和偶數(shù)層的金屬分別連在一起，形成兩個梳狀結(jié)構(gòu)的交叉，通過正確交叉連接金屬，可以在單位芯片面積上獲得更大電容。-可以采用具有較高介電常數(shù)且易于用CVD方法制備的材料“氮化硅”來用作金屬-金屬之間的電介質(zhì)。不過需要額外的掩模板和工藝步驟?；綢C單元版圖設計

–電容schoolofphye20basicsoficlayoutdesign基本IC單元版圖設計

–電容M1M2M3M4疊層金屬電容器M1M2氮化物介質(zhì)電容器介質(zhì)(氮化物)schoolofphye21basicsoficlayoutdesign基本電感：-“右手定則”，又稱“Hitchhiker定律”。-如果導線上有電流，那么它產(chǎn)生的磁場會使附近導線產(chǎn)生電流，即第二根導線會感應出電流，這稱為“電感”。-磁場不僅會與周圍的ic器件相互作用，而且對導線本身的電流產(chǎn)生影響，這種現(xiàn)象稱為“自感”。-穩(wěn)定的直流電流會產(chǎn)生靜止的磁場。靜止的磁場對其他導體雖然有影響，但不會在這些導體中產(chǎn)生電流。-電容上電壓頻率增加時，其傳導電流的能力加強，電感的特性與之不同。電感上電壓頻率增加時，變化的磁場會感應出電壓與電流，并與原來的電壓電流方向相反，這樣原來的電壓電流就會被抵消掉一部分。頻率越高，此效應越嚴重，流過電感的電流就越小。

“電容對高頻來說是通路，電感阻礙高頻信號通過?！?

電感主要用于高頻電路中，或作為匹配電路，或作為射頻扼流圈。也可用電感制作片上變壓器?；綢C單元版圖設計

–電感schoolofphye22basicsoficlayoutdesign螺旋電感：-螺旋電感，字面上是將導線繞成螺旋形狀。-螺旋電感不僅節(jié)省空間，還有另一好處，就是螺旋線每一圈形成的磁場會與其他圈產(chǎn)生的磁場相互作用，使總的電感比相同長度的導線產(chǎn)生的電感量大，稱為互感。-螺旋電感金屬層性質(zhì)對器件性能有嚴重影響。電感的金屬層很薄，就會有寄生電阻，金屬的電阻特性會影響電感的Q值。電感品質(zhì)因子：-寄生電阻、電容會對電感性能有不利的影響。低頻和高頻時，串聯(lián)電阻和電容分別會使電感偏離理想的頻率響應。

Q值為40的電感性能較優(yōu)-寄生效應很?。籕值為5的電感性能較劣-寄生效應很大。-提高Q值：1）減少螺旋線的串聯(lián)電阻。厚的、電阻率低的金屬制作螺旋電感。2）寬的金屬線也可以提高Q值，但寄生電容增加。3）在螺旋線圈下面加入一些結(jié)構(gòu)減少電容?；綢C單元版圖設計

–電感schoolofphye23basicsoficlayoutdesign基本IC單元版圖設計

–電感螺旋電感M1M2schoolofphye24basicsoficlayoutdesign疊層電感：從一層金屬電感的中心連到另一層金屬電感上。最好使用螺旋電感，而非疊層電感。臨近效應：-要保證所有的導線都遠離電感。因為靠近電感的導線會影響電感量。

“導線距離電感的最小距離是5倍的電感線寬?！?電感存在于ic的任何地方，每根導線自身都存在著電感，但最重要的是要考慮電源線。-高頻版圖要平滑?；綢C單元版圖設計

–電感schoolofphye25basicsoficlayoutdesign二極管：-在cmos工藝中，二極管對提供參考電壓、溫度補償以及溫度測量等都非常有用。如放大器和反饋回路中的二極管可以構(gòu)成對數(shù)放大器。-由雙極型晶體管構(gòu)造二極管時，可以將基極和集電極短路。作為一種選擇可以將bipolar的埋層、集電極及其接觸層省略掉。但是為了確保更好的匹配性，一般會將集電極保留下來，并與基極短接。-變?nèi)荻O管的應用：變?nèi)荻O管在構(gòu)造壓控振蕩器時非常有用。利用其電容可變的特性，可以和芯片上的電感一起共同形成串聯(lián)或并聯(lián)的諧振電路。這樣，如果用一個外部的調(diào)諧電壓來改變二極管的電容，就可以改變電路的諧振頻率。基本IC單元版圖設計

–二極管EBCCbipolar-〉diodeschoolofphye26basicsoficlayoutdesignESD保護：-ESD保護，即“ElectroStaticDischarge”靜電釋放保護，是利用二極管的反向擊穿特性（因為靜電都是很高的，如上千伏特電壓）。-diode的反向擊穿電壓大約12伏左右。所以當使用靜電保護的diode時，下一級的最大電壓也被鉗位在12v。-優(yōu)秀的ESD二極管版圖都和能量流有關(guān)。-為了盡可能多地泄放流入或流出diode的能量，將其畫成環(huán)形結(jié)構(gòu)?；綢C單元版圖設計

–二極管PN環(huán)形結(jié)構(gòu)PN結(jié)二極管schoolofphye27basicsoficlayoutdesignESD保護：在p襯底上做n參雜形成“襯底二極管”的結(jié)構(gòu)被普遍用于ESD保護。在n阱中制作的diode被稱為“阱二極管”。阱二極管的典型應用是形成從輸入到正電源的保護電路。襯底二極管的典型應用是形成從輸入到負電源的保護電路。某些bipolar的研究者，對于到正負電源的通路都使用阱二極管。襯底二極管的版圖是p圍繞著n，而阱二極管的版圖是n圍繞著p。基本IC單元版圖設計

–二極管PN襯底二極管NP阱二極管schoolofphye28basicsoficlayoutdesignESD保護：-每個輸入和輸出的引腳都需要ESD保護。每個引腳都放置ESD二極管也有一個缺陷，ESD二極管可能毀掉一塊芯片的優(yōu)良性能。假如一個很敏感的輸入引腳和一些噪聲很大的輸出引腳，ESD二極管將通過襯底和ESD二極管的電容將輸出連接到輸入。因此，在高頻電路中，任何應用ESD二極管將是一個很大的問題。-隨著電路頻率的增加，從阱到襯底的電容幾乎將所有的輸入輸出相互連接起來，這樣，在一些高頻電路中，人們可能故意不放ESD二極管，但在大規(guī)模的cmos微處理器中，ESD保護是一個需要重點關(guān)注的問題?；綢C單元版圖設計

–二極管schoolofphye29basicsoficlayoutdesign圓形版圖：

因高壓集中到一點時會像突然爆發(fā)的尖峰，若使用正方形版圖設計ESD二極管，那些電荷集中的拐角就存在電壓劇增的危險?？墒褂脠A形的版圖防止高電壓和電流破壞二極管。梳狀版圖：在ESD二極管和變?nèi)荻O管中，還常看到使用梳狀結(jié)構(gòu)的版圖?；綢C單元版圖設計

–二極管NP圓形ESD二極管版圖PPPPNNN梳狀ESD二極管版圖schoolofphye30basicsoficlayoutdesign器件尺寸設計：SPICE-SPICE:SimulationProgramforICsEmphasis利用SPICE去確定器件尺寸?；綢C單元版圖設計

–CMOSlayoutmathematicalmodelschematicSPECSSPICEdevicesizeschoolofphye31basicsoficlayoutdesign器件尺寸設計：大尺寸器件的設計-對于FET工作而言，有氧化層絕緣是好的，也是必需的，但它引入的電容卻是不好的。-對于細長的晶體管，不僅存在電容，細長的柵還會引入電阻?！凹氶L的晶體管存在問題。”-我們將理想化的晶體管連接在柵電阻的末端，柵電容則連接在柵極和襯底之間。基本IC單元版圖設計

–CMOSlayoutSDGonoffonoffinputsignalofGinputsignalofAAschoolofphye32basicsoficlayoutdesign器件尺寸設計：大尺寸器件的設計-寄生柵電阻可減慢寄生電容的充放電速度,即存在一個RC時間常數(shù)。-晶體管的長度，即溝道長度，決定了晶體管開關(guān)的速度，因此，柵的長度是不允許改變的,同時，也必須維持相同的有效柵寬。-由于柵長和有效柵寬是不能改變的，也即柵面積，柵寄生電容不能改變，所以只有改變寄生電阻來改變RC時間常數(shù)，寄生電阻的改變可以通過并聯(lián)n個1/n寬的晶體管來使得寄生電阻減少為原來的(1/n)2。-版圖要盡量使用"源漏區(qū)共用"技術(shù).基本IC單元版圖設計

–CMOSlayoutSDGIIIIIIIVbigsizeMOSsplitintofourpartssimplemodeschoolofphye33basicsoficlayoutdesign器件連接技術(shù)：-poly能夠作為引線使用。但是poly的電阻遠大于金屬，建議僅對非常短的距離采用poly連線。-如果希望節(jié)省更多的面積，可以沒有必要將源漏區(qū)的接觸孔沿著整個溝道寬度方向都開出，此時可以將連線跨越器件而節(jié)省面積。多開接觸孔的目的是為了減小器件的接觸電阻，如果舍棄太多的接觸孔，接觸電阻可能會高于你的允許值。-可以用金屬線將分開的poly柵條連接起來，這種連接方法最可靠。-源漏共用、器件分裂和減少寄生是貫穿CMOS版圖設計的基本技術(shù)?；綢C單元版圖設計

–CMOSlayoutschoolofphye34basicsoficlayoutdesign緊湊型版圖：

“盡量將器件設計成矩形?！睘楹螌型器件全放在一個共用的n阱里？因為：1)設計規(guī)則規(guī)定n阱之間的間距遠大于晶體管之間的間距。2)共用n阱技術(shù)可以減小電路面積。同樣，n型器件也被放置在共用的區(qū)域，或是p阱，或是p型襯底。棒狀圖：-通常棒狀圖中，將p型器件放置在頂部，n型器件放置在底部。以“x”表示器件接觸點連接的位置。一兩條平行的豎線表示擴散區(qū)斷開點的位置。-混合棒狀圖：是指采用擴散區(qū)的矩形代替棒圖，它給以更多器件的感覺，更接近于真實版圖?；綢C單元版圖設計

–CMOSlayoutschoolofphye35basicsoficlayoutdesign基本IC單元版圖設計

–CMOSlayoutPNAABBCCV+V+V-V-棒狀圖schoolofphye36basicsoficlayoutdesign阱連接、襯底連接：-為了阻止襯底和阱之間的寄生二極管因正向?qū)ǘ霈F(xiàn)閂鎖效應，將n阱接最正的電源，p襯底接最負的電源。這種連接稱為“阱連接”和“襯底連接”。-pmos器件的兩邊各有一個“阱連接區(qū)”（阱接觸區(qū)），是n阱內(nèi)部的N+參雜區(qū)，N+參雜區(qū)降低了接觸電阻。襯底連接位于n阱外右側(cè)。-“盡可能多地設置“阱連接區(qū)”和“襯底連接區(qū)”，只要有空間，越多越好，在CMOS版圖中，經(jīng)?？吹健摆暹B接區(qū)”完全覆蓋阱的情況?；綢C單元版圖設計

–CMOSlayoutXXXXXXXXXXXXNwellwellcontactregionXXXsubstratecontactregionV-V+schoolofphye37basicsoficlayoutdesign阱連接、襯底連接：-對于襯底連接和阱連接有一些規(guī)則，這些規(guī)則說明每隔多大距離必須設置一個阱連接區(qū)，阱連接區(qū)距離晶體管應該有多近。有些規(guī)則還說明襯底/阱連接的頻度時多少。如“每50um至少有一個阱連接點”。-在做任何布線之前先設置阱連接和布線連接。-在細長阱的情況下，阱連接可能只能位于細長阱的邊界之處，如阱的左右兩側(cè)，這時，某些中心的晶體管因距阱連接區(qū)太遠，此處與襯底的pn結(jié)是危險的，可能出問題。因n阱參雜區(qū)是有電阻的，該電阻產(chǎn)生壓降并有可能導致pn二極管導通?？晒┻x擇的方法是增加器件頂部尺寸并在那里放上阱連接區(qū)。或者采用圍繞著阱的環(huán)狀阱連接結(jié)構(gòu)?；綢C單元版圖設計

–CMOSlayoutschoolofphye38basicsoficlayoutdesign天線效應：-cmos晶體管的柵非常脆弱并容易損壞。-天線效應，是指多晶硅在采用反應離子刻蝕RIE的過程中，由于RIE反應室多達2000多伏的高壓而在多晶硅柵上積累電荷，如果多晶硅柵面積較大，電荷積累較多，則產(chǎn)生相應的電壓，而使柵氧化層被損壞并導致晶體管失效。-可以將柵條分成一些較小的塊，減少每個小塊上產(chǎn)生的電壓，而不至于損壞器件。因此，相比于用多晶硅連接所有的柵，采用金屬將分開的柵連接起來將是更安全，更有效可靠的方法。-另一個工藝問題是，采用RIE刻蝕的第一層金屬，也會產(chǎn)生電壓，而傳到與之連接的晶體管柵上，產(chǎn)生天線效應一樣的效果。可在襯底上制作一個小二極管并與晶體管柵金屬相連，而限制所產(chǎn)生的電壓幅度。稱為“柵鉗位二極管”或者“NAC（NetAreaCheck）二極管”。-并不是所有的柵都需要NAC二極管保護，如果一個柵用金屬連接到另一個器件的源漏區(qū)，則那個器件源漏對襯底的二極管起到鉗位作用?；綢C單元版圖設計

–CMOSlayoutschoolofphye39basicsoficlayoutdesign工作原理：-cmos晶體管中的固有柵電容降低了器件的工作速度，然而，在bipolar中，開關(guān)區(qū)域可以做得很小，從而降低電容。-bipolar用小尺寸解決了電容問題，具有更小的RC時間常數(shù)，因此，它們比CMOS晶體管的工作速度快很多。-雙極：晶體管工作時，同時利用電子和空穴兩種載流子，好像存在兩