第16章 組合邏輯電路02

第十六章組合邏輯電路§16.1概述§16.2門電路§16.3組合邏輯電路的分析§16.4組合邏輯電路的設(shè)計(jì)§16.5編碼器和譯碼器116.1.1數(shù)字信號(hào)和模擬信號(hào)電子電路中的信號(hào)模擬信號(hào)數(shù)字信號(hào)隨時(shí)間連續(xù)變化的信號(hào)時(shí)間和幅度都是離散的§16.1概述

模擬信號(hào)：tu正弦波信號(hào)研究模擬信號(hào)時(shí)，我們注重電路輸入、輸出信號(hào)間的大小、相位關(guān)系。相應(yīng)的電子電路就是模擬電路，包括交直流放大器、濾波器、信號(hào)發(fā)生器等。在模擬電路中，晶體管一般工作在放大狀態(tài)。數(shù)字信號(hào)tu研究數(shù)字電路時(shí)注重電路輸出、輸入間的邏輯關(guān)系，因此不能采用模擬電路的分析方法。主要的分析工具是邏輯代數(shù)，電路的功能用真值表、邏輯表達(dá)式或波形圖表示。在數(shù)字電路中，三極管工作在開關(guān)狀態(tài)下，即工作在飽和狀態(tài)或截止?fàn)顟B(tài)。16.1.2數(shù)字電路研究的問題基本電路元件基本數(shù)字電路邏輯門電路觸發(fā)器

組合邏輯電路時(shí)序電路（寄存器、計(jì)數(shù)器、脈沖發(fā)生器、脈沖整形電路）

A/D轉(zhuǎn)換器、D/A轉(zhuǎn)換器16.1.3邏輯代數(shù)與基本邏輯關(guān)系在數(shù)字電路中，我們要研究的是電路的輸入輸出之間的邏輯關(guān)系，所以數(shù)字電路又稱邏輯電路，相應(yīng)的研究工具是邏輯代數(shù)（布爾代數(shù)）。在邏輯代數(shù)中，邏輯函數(shù)的變量只能取兩個(gè)值（二值變量），即0和1，中間值沒有意義，這里的0和1只表示兩個(gè)對(duì)立的邏輯狀態(tài)，如電位的低高（0表示低電位，1表示高電位）、開關(guān)的開合等。§16.2門電路門電路的作用：是用以實(shí)現(xiàn)邏輯關(guān)系的電子電路，與基本邏輯關(guān)系相對(duì)應(yīng)。門電路的主要類型：與門、或門、與非門、或非門、異或門等。門電路的輸出狀態(tài)與賦值對(duì)應(yīng)關(guān)系：正邏輯：高電位對(duì)應(yīng)“1”；低電位對(duì)應(yīng)“0”?；旌线壿嫞狠斎胗谜壿嫛⑤敵鲇秘?fù)邏輯；或者輸入用負(fù)邏輯、輸出用正邏輯。一般采用正邏輯負(fù)邏輯：高電位對(duì)應(yīng)“0”；低電位對(duì)應(yīng)“1”。100VVcc在數(shù)字電路中，對(duì)電壓值為多少并不重要，只要能判斷高低電平即可。K開------VO輸出高電平，對(duì)應(yīng)“1”。K合------VO輸出低電平，對(duì)應(yīng)“0”。VOKVccRVV（1）“與”邏輯A、B、C條件都具備時(shí)，事件F才發(fā)生。EFABC16.2.1分離元件門電路二極管與門FD1D2AB+12V邏輯變量邏輯函數(shù)(uD=0.3V)000010

ABF100111邏輯式：F=A?B邏輯符號(hào)：&ABF（2）“或”邏輯A、B、C只有一個(gè)條件具備時(shí)，事件F就發(fā)生。AEFBC二極管或門FD1D2AB-12V000011

ABF101111邏輯式：F=A+B邏輯符號(hào)：1ABF（3）“非”邏輯A條件具備時(shí)，事件F不發(fā)生；A不具備時(shí)，事件F發(fā)生。AEFRR11KD1.5KR2AF+12V+3V三極管非門嵌位二極管uA

uF

3V

0

0V

3.3

邏輯式：邏輯符號(hào)：1AF（4）幾種常用的邏輯關(guān)系邏輯“與”、“或”、“非”是三種基本的邏輯關(guān)系，任何其它的邏輯關(guān)系都可以以它們?yōu)榛A(chǔ)表示。與非：條件A、B、C都具備，則F不發(fā)生。&ABCF或非：條件A、B、C任一具備，則F不發(fā)生。1ABCF異或：條件A、B有一個(gè)具備，另一個(gè)不具備則F發(fā)生。=1ABCF基本邏輯關(guān)系小結(jié)邏輯符號(hào)表示式與&ABYABY≥1或非1YAY=ABY=A+B與非&ABY或非ABY≥1異或=1ABYY=AB輸入A、B波形如圖所示,請(qǐng)畫出與非門的輸出（Y）波形。ABYY=AB課堂練習(xí):&ABY

ABY001011101110真值表TTL—晶體管-晶體管邏輯集成電路集成門電路集成門電路雙極型TTL(Transistor-TransistorLogicIntegratedCircuit,TTL)ECLNMOSCMOSPMOSMOS型（Metal-Oxide-

Semiconductor，MOS）MOS—金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管集成電路如：TTL門電路芯片（四2輸入與非門，型號(hào)74LS00)地GNDTTL門電路芯片簡(jiǎn)介外形&&&1413121110

9

8123456

7&管腳電源VCC（+5V）§16.2.2邏輯代數(shù)及運(yùn)算規(guī)則數(shù)字電路要研究的是電路的輸入輸出之間的邏輯關(guān)系，所以數(shù)字電路又稱邏輯電路，相應(yīng)的研究工具是邏輯代數(shù)（布爾代數(shù)）。在邏輯代數(shù)中，邏輯函數(shù)的變量只能取兩個(gè)值（二值變量），即0和1，中間值沒有意義。0和1表示兩個(gè)對(duì)立的邏輯狀態(tài)。例如：電位的低高（0表示低電位，1表示高電位）、開關(guān)的開合等。1邏輯代數(shù)的基本運(yùn)算規(guī)則加運(yùn)算規(guī)則:0+0=0，0+1=1，1+0=1，1+1=1乘運(yùn)算規(guī)則:0?0=00?1=01?0=01?1=1非運(yùn)算規(guī)則:2邏輯代數(shù)的運(yùn)算規(guī)律一、交換律二、結(jié)合律三、分配律A+B=B+AA?B=B?AA+(B+C)=(A+B)+C=(A+C)+BA?(B?C)=(A?B)?CA(B+C)=A?B+A?CA+B?C=(A+B)(A+C)普通代數(shù)不適用!求證:

（分配律第2條）A+BC=(A+B)(A+C)證明:右邊=(A+B)(A+C)=AA+AB+AC+BC;分配律=A+A(B+C)+BC;結(jié)合律,AA=A=A(1+B+C)+BC;結(jié)合律=A?1+BC;1+B+C=1=A+BC;A?1=1=左邊四、吸收規(guī)則1.原變量的吸收：A+AB=A證明：A+AB=A(1+B)=A?1=A利用運(yùn)算規(guī)則可以對(duì)邏輯式進(jìn)行化簡(jiǎn)。例如：被吸收吸收是指吸收多余（冗余）項(xiàng)，多余（冗余）因子被取消、去掉

被消化了。長(zhǎng)中含短，留下短。2.反變量的吸收：證明：例如：被吸收長(zhǎng)中含反，去掉反。3.混合變量的吸收：證明：例如：1吸收正負(fù)相對(duì)，余全完。五、反演定理可以用列真值表的方法證明：德?摩根(De

?Morgan)定理：16.2.3邏輯函數(shù)的表示法四種表示方法邏輯代數(shù)式

(邏輯表示式,邏輯函數(shù)式)11&&≥1ABY邏輯電路圖:卡諾圖n個(gè)輸入變量種組合。真值表：將邏輯函數(shù)輸入變量取值的不同組合與所對(duì)應(yīng)的輸出變量值用列表的方式一一對(duì)應(yīng)列出的表格。1真值表：將輸入、輸出的所有可能狀態(tài)一一對(duì)應(yīng)地列出。設(shè)A、B、C為輸入變量，F(xiàn)為輸出變量。請(qǐng)注意

n個(gè)變量可以有2n個(gè)組合，一般按二進(jìn)制的順序，輸出與輸入狀態(tài)一一對(duì)應(yīng)，列出所有可能的狀態(tài)。2邏輯函數(shù)式把邏輯函數(shù)的輸入、輸出關(guān)系寫成與、或、非等邏輯運(yùn)算的組合式，即邏輯代數(shù)式，又稱為邏輯函數(shù)式，通常采用“與或”的形式。(與非與非、或非或非、或與、與或)利用邏輯代數(shù)的基本公式：例：反變量吸收提出AB=1提出A16.2.4邏輯函數(shù)的化簡(jiǎn)ABACBCABCBAABCBACCABCBAABCCABCBAF+=+=+=+=++=++=)()()(例：反演配項(xiàng)被吸收被吸收？AB=ACB=C?A+B=A+CB=C?請(qǐng)注意與普通代數(shù)的區(qū)別！&ABF符號(hào)功能表三、三態(tài)門的符號(hào)及功能表&ABF符號(hào)功能表使能端高電平起作用使能端低電平起作用E1E2E3公用總線０１０三態(tài)門主要作為TTL電路與總線間的接口電路。四、三態(tài)門的用途工作時(shí)，E1、E2、E3分時(shí)接入高電平。附:門電路的常見邏輯符號(hào)與門

或門

非門F=A?BF=A+B&ABFABFABFABFABFABFA1FAFAFAF與非門

或非門

OC門(兩輸入與非)&ABFABFABFABFABFABF&ABFABFABF國(guó)標(biāo)AB&AB&AB國(guó)家標(biāo)準(zhǔn)三態(tài)門(兩輸入與非)

與或非門+ABCDFABCDF&&組合電路的研究?jī)?nèi)容：分析：設(shè)計(jì)：給定邏輯圖得到邏輯功能分析給定邏輯功能畫出邏輯圖設(shè)計(jì)16.3組合邏輯電路的分析特點(diǎn):某一時(shí)刻的輸出狀態(tài)僅由該時(shí)刻電路的輸入信號(hào)決定,而與該電路在此輸入信號(hào)之前所具有的狀態(tài)無關(guān)。

組合邏輯電路：用各種門電路組成的，用于實(shí)現(xiàn)某種功能的復(fù)雜邏輯電路?；?jiǎn)得出結(jié)論（邏輯功能）。組合邏輯電路圖寫出邏輯表達(dá)式分析方法：1.由給定的邏輯圖寫出邏輯關(guān)系表達(dá)式。分析步驟：2.用邏輯代數(shù)對(duì)邏輯表達(dá)式進(jìn)行化簡(jiǎn)。3.列出輸入輸出狀態(tài)表并得出結(jié)論。例：分析下圖的邏輯功能。

&&&ABF真值表特點(diǎn)：輸入相同為“1”；輸入不同為“0”。同或門=1ABF例2：分析下圖的邏輯功能。

&&&&ABF真值表特點(diǎn)：輸入相同為“0”；輸入不同為“1”。異或門=1ABF1例3：分析下圖的邏輯功能。

01被封鎖1=1BMF&2&3&4A1=010被封鎖1特點(diǎn)：

M=1時(shí)選通A路信號(hào)；

M=0時(shí)選通B路信號(hào)。M&2&3&4AB1F選通電路16.4組合邏輯電路的設(shè)計(jì)方法步驟:根據(jù)題意列真值表邏輯式化簡(jiǎn)卡諾圖化簡(jiǎn)畫邏輯電路圖寫最簡(jiǎn)邏輯式1.指定實(shí)際問題的邏輯含義，列出真值表，進(jìn)而寫出邏輯表達(dá)式。2.用邏輯代數(shù)對(duì)邏輯表達(dá)式進(jìn)行化簡(jiǎn)。3.列出輸入輸出狀態(tài)表并畫出邏輯電路圖。例1:

交通燈故障監(jiān)測(cè)邏輯電路的設(shè)計(jì)。紅燈R黃燈Y綠燈G單獨(dú)亮正常黃、綠同時(shí)亮正常其它情況不正常單獨(dú)亮正常黃、綠同時(shí)亮正常其他情況不正常組合邏輯電路的設(shè)計(jì)RYGZ000100100100011010001011110111111、列真值表2、邏輯式設(shè)：燈亮為“1”，不亮為“0”，正常為“0”，不正常為“1”。例13、用基本邏輯門構(gòu)成邏輯電路Z=RYG+RG+RYRYG&111&&1Z若要求用與非門構(gòu)成邏輯電路呢？組合邏輯電路的設(shè)計(jì)例14、用與非門構(gòu)成邏輯電路=RYG+RG+RY=RYG?RG?RY組合邏輯電路的設(shè)計(jì)例1Z=RYG+RG+RYRYG&111&&Z&(利用反演定理A+B=AB,A+B+C=ABC)例2設(shè)計(jì)一個(gè)三人表決邏輯電路，要求:三人A、B、C各控制一個(gè)按鍵，按下為“1”，不按為“0”。多數(shù)（2）按下為通過。通過時(shí)L＝1，不通過L＝0。用與非門實(shí)現(xiàn)。組合邏輯電路的設(shè)計(jì)LABC+5V要設(shè)計(jì)的邏輯電路ABCL000000100100011110001011110111112、寫出最簡(jiǎn)“與或”式組合邏輯電路的設(shè)計(jì)1、列真值表L=AC+BC+AB&1&&ABBCL若用與或門實(shí)現(xiàn)3、用與非門實(shí)現(xiàn)邏輯電路L=AB+AC+BC=AB?AC?BC組合邏輯電路的設(shè)計(jì)例2&&&&ABCL&所謂編碼就是賦予選定的一系列二進(jìn)制代碼以固定的含義。n個(gè)二進(jìn)制代碼（n位二進(jìn)制數(shù)）有2n種不同的組合，可以表示2n個(gè)信號(hào)。（1）二進(jìn)制編碼器將一系列信號(hào)狀態(tài)編制成二進(jìn)制代碼?！?6.5編碼器和譯碼器

例：用與非門組成三位二進(jìn)制編碼器---八線-三線編碼器設(shè)八個(gè)輸入端為I1I8，八種狀態(tài)，與之對(duì)應(yīng)的輸出設(shè)為F1、F2、F3，共三位二進(jìn)制數(shù)。設(shè)計(jì)編碼器的過程與設(shè)計(jì)一般的組合邏輯電路相同，首先要列出狀態(tài)表，然后寫出邏輯表達(dá)式并進(jìn)行化簡(jiǎn)，最后畫出邏輯圖。真值表I1I2I3I4I5I6I7I8&&&F3F2F18-3

編碼器邏輯圖二、二---十進(jìn)制編碼器二---十進(jìn)制編碼器的作用：將十個(gè)狀態(tài)（對(duì)應(yīng)于十進(jìn)制的十個(gè)代碼）編制成BCD碼。十個(gè)輸入需要幾位輸出？四位輸入：I0I9輸出：F4

F1列出狀態(tài)表如下：狀態(tài)表邏輯圖略

譯碼器譯碼是編碼的逆過程，即將某個(gè)二進(jìn)制翻譯成電路的某種狀態(tài)。（1）二進(jìn)制譯碼器將n種輸入的組合譯成2n種電路狀態(tài)。也叫n---2n線譯碼器。譯碼器的輸入：一組二進(jìn)制代碼譯碼器的輸出：一組高低電平信號(hào)&&&&A1A02-4線譯碼器74LS139的內(nèi)部線路輸入控制端輸出74LS139的功能表“—”表示低電平有效。（2）顯示譯碼器二-十進(jìn)制編碼顯示譯碼器顯示器件在數(shù)字系統(tǒng)中，常常需要將運(yùn)算結(jié)果用人們習(xí)慣的十進(jìn)制顯示出來，這就要用到顯示譯碼器。顯示器件：常用的是七段顯示器件abcdefgabcdefgYa-Yg:控制信號(hào)高電平時(shí),對(duì)應(yīng)的LED亮低電平時(shí),對(duì)應(yīng)的LED滅發(fā)光二極管510YaYbYgabg510510顯示譯碼器1）二--十進(jìn)制顯示譯碼器----七段數(shù)碼管顯示譯碼器顯示器件：常用的是七段顯示器件abcdfgabcdefg111111001100001101101e譯碼器A3A2A1A0A3-A0:輸入數(shù)據(jù)要設(shè)計(jì)的七段數(shù)碼管顯示譯碼器七段數(shù)碼管顯示譯碼器abcdefgYaYbYcYdYeYfYgYaabcdefg譯碼器YbYcYdYeYfYgA3A2A1A0七段顯示譯碼電路真值表十進(jìn)制數(shù)

A3A2A1A0

Ya

Yb

YcYdYeYf

Yg

顯示字形

00000111111001000101100001輸入二進(jìn)制數(shù)輸出七段顯示譯碼電路真值表十進(jìn)制數(shù)

A3A2A1A0

Ya

Yb

YcYdYeYf

Yg

顯示字形

0

0000

11111

100

1

0001

01100001

2

001011011012

3

001111110013

4

010001100114

5

010110110115

6011000111116

7

011111100007

8

100011111118

9

100111100119

顯示譯碼器