ZY11203E實驗箱簡介課件

ZY11203E實驗箱簡介1目錄一、概述二、核心處理部分三、支撐部分四、輸入部分五、輸出部分六、輔助部分七、適配處理部分八、擴展功能部分九、綜合應用示例2一、概述ZY11203E型實驗箱是眾友科技份有限公司于2004年推出的一款全功能EDA實驗箱。本實驗箱采用先進的主板＋適配板＋擴展板的靈活結(jié)構(gòu)，核心芯片功能強大，外圍資源豐富，不僅能完成常見的各種EDA實驗，而且可擴展性強，為更大效率利用基本輸入輸出資源和進行二次開發(fā)提供更大空間。由于開放適配板和擴展板兩處接口，可同時進行核心處理器和附加功能的擴展開發(fā)，使更大規(guī)模的復雜數(shù)字系統(tǒng)開發(fā)成為可能。3一、概述實驗箱俯視圖4一、概述本實驗箱特點：1、適用面寬適用于EDA與VHDL教學、數(shù)字電路課程實驗、電子設計競賽、現(xiàn)代計算機組成原理、現(xiàn)代DSP技術(shù)通信實驗、SOC/SOPC/ASIC實驗等領域。2、開發(fā)用戶I/O口眾多主板擴展出核心芯片空閑I/O及可用硬件資源的I/O口，便于級聯(lián)和擴充使用。3、數(shù)字EDA與模擬EDA混合開發(fā)主板模數(shù)轉(zhuǎn)換與模擬可編程適配板結(jié)合，可實現(xiàn)數(shù)字、模擬EDA混合開發(fā)。5一、概述本實驗箱特點：5、編程下載通用性強主板系統(tǒng)FPGA/CPLD通用下載模塊，兼容ALTERA、XILINX、LATTICE等公司幾乎所有sp或現(xiàn)場配置的FPGA/CPLD器件的編程，包括對不同工作電壓的FPGA/CPLD器件的下載。編程過程中能自動識別目標芯片，快速準確。6、混合電壓兼容能力強

主板系統(tǒng)具備對5V、3.3V、2.5V、1.8V不同芯核電壓的FPGA/CPLD器件的編程下載與開發(fā)條件。6一、概述本實驗箱特點：7、免連線設計8、層次化配套實驗體系安排本實驗箱以3萬門的FPGA器件EP1K30QC208芯片為主要目標芯片，結(jié)合QuartusⅡ軟件，進行以VHDL語言為工具的EDA教學實驗。提供最新的EDA設計軟件及其使用課件、VHDL語言學習課件、實驗示例課件、實驗源程序代碼及下載文件、相關(guān)芯片資料、EDA學習資料，逐步提高學生學習原理、掌握知識的能力。7一、概述標準實驗配置：1、PC機一臺2、ZY11203E型實驗箱一臺3、三相電源線一條4、并口延長線一條5、10芯JTAG連接線一條6、萬用表表筆一個7、實驗指導書V4.1版一本8、連接線50根BACK8二、核心處理部分本實驗箱采用ALTERA公司ACEX系列3萬門的FPGA器件EP1K30QC208－2為核心處理芯片。

EP1K30是ACEX1K系列FPGA器件之一，提供1968個寄存器，24576個存儲位，30000個典型門，這些使得EP1K30非常適合于構(gòu)建復雜邏輯功能和存儲功能，在需要高性能處理的通信領域內(nèi)的數(shù)字信號處理、寬通道數(shù)據(jù)操作、數(shù)據(jù)轉(zhuǎn)換和微控制器等方面應用廣泛。作為典型的FPGA器件，為保持其配置的邏輯功能，需要配置芯片進行調(diào)電保護。9EP1K30包含一個嵌入式陣列來完成存儲功能一個邏輯陣列來完成通用邏輯功能和眾多的引腳從而使其可以作為接口與系統(tǒng)組件有效連接。EP1K30內(nèi)含1728個宏單元，劃分為216個邏輯陣列塊。嵌入式陣列由一系列嵌入式陣列塊組成，每個嵌入式陣列塊提供4096位空間，可用于創(chuàng)建RAM或ROM，還可貢獻100到300個門為構(gòu)建組合邏輯功能所用。二、核心處理部分10二、核心處理部分核心芯片俯視圖BACK111、電源模塊2、通用編程模塊3、配置模塊4、模式選擇模塊三、支撐部分12三、支撐部分1、電源模塊電源模塊包括3個開關(guān)，7個電壓輸出插孔。其中交流開關(guān)用于打開從220V交流電源接入的內(nèi)部變壓器，為實驗箱提供基本工作電源。打開交流開關(guān)，電源指示燈PL0亮，實驗箱進入待機狀態(tài)。按鈕開關(guān)APW1用于打開主板個模塊工作電源，按下APW1后，電源指示燈PL1亮，實驗箱進入工作狀態(tài)，為系統(tǒng)提供+5V,+3.3V,+2.5V,+1.8V電源。按鈕開關(guān)APW2用于打開＋12V，－12V電源，按下APW2后，電源指示燈PL2、PL3亮。打開交流開關(guān)后APW1、APW2才會有效。131、電源模塊三、支撐部分141、電源模塊三、支撐部分另外，由插孔輸出的＋3.3V，＋2.5V，＋1.8V電源是可調(diào)的，通過主板反面的可調(diào)電位器PW1，PW2，PW3進行調(diào)節(jié)，從而使您開發(fā)新的不同電壓要求的適配板或擴展板，利用本實驗箱實現(xiàn)1.5V、1.2V等低電壓的數(shù)字系統(tǒng)設計更方便。152、通用編程模塊三、支撐部分本模塊為FPGA/CPLD通用配置/編程模塊，可以使用本模塊對ALTERA、LATTICE、XILINX等國際著名PLD公司的幾乎所有isp器件或FPGA/CPLD器件進行編程下載并且能自動識別目標器件。本模塊由并口插座、核心電壓跳線選擇器、下載接口三部分組成。用25芯并口延長線將計算機并口與實驗箱并口插座連接起來，以實現(xiàn)計算機對可編程器件的編程。162、通用編程模塊三、支撐部分172、通用編程模塊三、支撐部分核心電源跳線器用于選擇不同的跳線XK1（5V）、XK2（3.3V）、XK3(2.5V)或XK4(1.8V)，可以對不同芯核電壓的CPLD/FPGA器件進行在系統(tǒng)編程和配置，新產(chǎn)品默認接XK2（3.3V）。下載接口用于連接本模塊與目標器件的可編程接口。在本實驗箱的配置模塊、適配板上都有相應的接口，用10芯JTAG下載線將本模塊下載接口接配置模塊的下載接口，才能實現(xiàn)現(xiàn)場下載或配置。183、配置模塊三、支撐部分本模塊由核心芯片下載接口和配制芯片EPC2下載接口兩部分組成，主要完成對核心芯片下載或配置芯片EPC2的下載功能。用10芯JTAG連接線將通用編程模塊的下載接口與本模塊的核心芯片下載接口連接起來，可以實現(xiàn)對核心芯片EP1K30的在線配置（編程）。在QuartusⅡ軟件編譯仿真通過的下載文件（*.SOF）可通過核心芯片下載接口配置入EP1K30，完成相應的邏輯功能。但一旦核心芯片斷電后，芯片內(nèi)的編程信息將丟失，在下一次使用時需重新下載入核心芯片。193、配置模塊三、支撐部分203、配置模塊三、支撐部分為了克服上述缺點，各大PLD公司推出了可自動重新加載FPGA的配置芯片，將下載文件（*.POF）下載到配置芯片，可在核心芯片重新上電后自動將編程文件信息加載到FPGA中，從而達到與CPLD類似的一次編程，永久保存的效果。用10芯JTAG連接線將通用編程模塊的下載接口與本模塊的EPC2下載接口連接起來，可以實現(xiàn)對掉電保護芯片（配置芯片）EPC2的編程。編程完畢后，斷電一次，從下次上電起每次重新上電程序自動由EPC2加載到核心芯片。213、配置模塊三、支撐部分本模塊的跳線器CK1用來選擇核心芯片A（EP1K30）的接口電壓（VCCIO），短接1、2腳為3.3V，短接2、3腳為2.5V，新產(chǎn)品統(tǒng)一1、2腳短接；跳線器CK2始終短接，為核心芯片A（EP1K30）提供核心工作電壓（VCCINT）2.5V。224、模式選擇模塊三、支撐部分本模塊采用8位撥碼開關(guān)，實現(xiàn)硬件資源免連線功能，同時是為了全面開放I/O口而設計的。在不使用實驗箱上相應資源而要使用I/O口時，所有撥碼開關(guān)均撥向下，此時硬件資源相連的I/O口會開放給用戶自由使用。當需要使用實驗箱上的資源時，將相應的撥碼開關(guān)撥箱上，此時與此硬件資源相連的I/O口即被占用，用戶可利用這些資源進行數(shù)字系統(tǒng)設計。模式選擇撥碼開關(guān)在實驗箱上有明確標識，第一位撥位開關(guān)撥向上即數(shù)碼管顯示模塊工作，依此類推。234、模式選擇模塊三、支撐部分撥碼開關(guān)2、3分別控制LED1-8和LED9-16。撥碼開關(guān)4、5分別控制開關(guān)按鍵KD1-KD8和KD9-KD16。其它撥碼開關(guān)意義如圖所示。BACK241、數(shù)字時鐘源模塊2、開關(guān)按鍵模塊3、鍵盤模塊4、模擬信號源模塊四、輸入部分251、數(shù)字時鐘源模塊四、輸入部分本模塊是數(shù)字時序系統(tǒng)重要的模塊之一，為數(shù)字系統(tǒng)提供基準工作時序脈沖信號。本模塊數(shù)字脈沖頻率均由晶振分頻產(chǎn)生，供設計使用。有9個跳線器（TJ1-TJ9），分為三組分別連接到核心芯片(EP1K30)的第一、第二、第三全局時鐘(GCLK1，GCLK2，GCLK3)，TJ1-TJ3為GCLK1的輸入，TJ4-TJ6為GCLK2的輸入，TJ7-TJ9為GCLK3的輸入。如用跳線塊將TJ1上的128Hz接上，即向GCLK1輸入128Hz數(shù)字脈沖。不要同時將每組中不同兩個或兩個以上頻率跳線接上，否則將導致運行錯誤。261、數(shù)字時鐘源模塊四、輸入部分271、數(shù)字時鐘源模塊四、輸入部分本實驗箱提供24種常用頻率（1Hz-100MHz)作為核心芯片EP1K30全局時鐘GCLK1、GCLK2、GCLK3的輸入。另外，為了便于您使用提供的24種以外的頻率信號輸入，我們將GCLK1，GCLK2，GCLK3輸入開放為插孔和測試鉤，您可以從外部數(shù)字信號源輸入需要的頻率信號。此時時，請將對應全局時鐘的3個跳線器上的跳線塊全部取下，以免造成沖突。如向GCLK2輸入外部時鐘信號，需將跳線器TJ4-TJ6全部懸空。281、數(shù)字時鐘源模塊四、輸入部分

按鈕開關(guān)TPW1為時鐘開啟開關(guān)，按下TPW1時，時鐘源指示燈TL1亮，9組頻率信號有效。否則無任何信號產(chǎn)生于9組跳線器上。當電源模塊開關(guān)APW1按下時，本按鈕開關(guān)才有效。另外，在對FPGA/CPLD進行配置或編程時，應關(guān)閉數(shù)字時鐘源模塊，即將TPW1關(guān)閉（未按下）。下載完畢，方可打開本模塊。（設計中用到本模塊的頻率作為全局時鐘輸入，未用到可不打開）

292、開關(guān)按鍵模塊四、輸入部分本模塊是數(shù)字系統(tǒng)最常用的模塊之一，即利用開關(guān)按鍵產(chǎn)生高電平、低電平輸入到FPGA/CPLD器件的I/O口中，一般用于邏輯輸入和控制。當模式選擇模塊撥碼開關(guān)4、5、8撥向上時，本模塊全部有效。本模塊包含撥位開關(guān)KD1-KD16，按鍵K1-K16以及開關(guān)按鍵指示燈KL1-KL16。序號相同的組件是接在同一個I/O口上的，如KD5、K5及KL5是接在一起的。撥位開關(guān)撥向上表示向該I/O口輸入高電平，否則是輸入低電平。如當撥位開關(guān)KD5撥向上時，向I/O32輸入高電平，相當于按鍵K5長按下，此時KL5燈亮。302、開關(guān)按鍵模塊四、輸入部分模式選擇模塊撥碼開關(guān)4控制前八個開關(guān)按鍵，5控制后八個開關(guān)按鍵。在需要使用按鍵進行輸入時，應將對應撥位開關(guān)撥向下，按下按鍵輸入高電平，不按則輸入低電平。另外，我們將開關(guān)按鍵所連接的16個I/O口開放為插孔，便于您使用這些I/O口。313、鍵盤模塊四、輸入部分本模塊是數(shù)字時序系統(tǒng)常用的模塊之一，為數(shù)字系統(tǒng)提供多值控制信號。本模塊由4行4列共16個按鍵組成?？捎糜谳斎胧M制數(shù)0－F。本模塊按鍵輸入與開關(guān)按鍵模塊的按鍵輸入不同，按鍵按下并非表示輸入高電平或低電平，而是表示接通該按鍵所在行和列。根據(jù)節(jié)省I/O口的原則，我們將這16個按鍵接成4行4列，每行4個按鍵第一腳相連，每列4個按鍵第二腳相連。詳細原理圖見實驗指導書。推薦采用掃描方式進行鍵值判斷。323、鍵盤模塊四、輸入部分334、模擬信號源模塊四、輸入部分本模塊提供模擬信號，可輸出正弦波、方波、三角波，并且輸出信號的頻率、幅度、占空比均可調(diào)，可作為模數(shù)轉(zhuǎn)換的輸入信號使用。按鈕開關(guān)ARW1為模擬信號源開啟開關(guān)，按下ARW1時，指示燈AL1亮，模擬信號源可輸出相應模擬信號。當電源模塊開關(guān)APW2按下時，ARW1才有效。本模塊采用集成信號發(fā)生器ICL8038產(chǎn)生所需信號，其芯片資料放在發(fā)貨光盤實驗二十九文件夾內(nèi)。344、模擬信號源模塊四、輸入部分354、模擬信號源模塊四、輸入部分跳線器AJ0用于頻率選擇。跳線器AJ1-AJ3用于頻段選擇。當AJ0不短接時，可向IN處輸入控制信號（相當于通信中的基帶信號），此時若AJ1-AJ3全部不短接，OUT端輸出與IN端相同的信號；若AJ1-AJ3中任何一個短接（載波輸入），則OUT端會輸出經(jīng)控制信號調(diào)制的正弦波。如通過連接線向IN端輸入256Hz的方波，并短接AJ1，則OUT端輸出兩信號相乘的波形（幅度調(diào)制波形，即當IN為0時輸出0V，當IN為1時輸出頻率約為40KHz的正弦波），短接AJ1時載波頻率最高，短接AJ3時頻率最低。364、模擬信號源模塊四、輸入部分當短接AJ0時，通過跳線器AJ1-AJ3選擇輸出信號頻段，跳線器AJ4-AJ6選擇輸出信號類型，電位器AW1調(diào)節(jié)輸出信號頻率，電位器AW5調(diào)節(jié)輸出信號幅度，可調(diào)電阻AW2調(diào)節(jié)輸出信號占空比，可調(diào)電阻AW3、AW4調(diào)節(jié)輸出信號失真度。當短接AJ0，占空比調(diào)為50％時，短接AJ1輸出信號頻率在890Hz-41.1KHz之間，短接AJ2輸出信號頻率在100Hz-4.5KHz之間，短接AJ3輸出信號頻率在32Hz-1.5KH之間。短接AJ4、AJ5、AJ6分別輸出方波、正弦波、三角波。BACK371、LED顯示模塊2、液晶顯示模塊模塊3、數(shù)碼管顯示模塊4、喇叭模塊五、輸出部分381、LED顯示模塊五、輸出部分本模塊是常用的數(shù)字系統(tǒng)輸出模塊，即用LED的亮與滅觀察輸出電平的高與低。當模式選擇模塊撥碼開關(guān)2、3均撥向上時，LED1-LED16全部有效顯示。撥碼開關(guān)2控制前八個LED，3控制后八個LED。392、液晶顯示模塊五、輸出部分本模塊是選配件。本模塊選擇FM12223型液晶顯示屏。該液晶資料及工作原理放在見發(fā)貨光盤實驗四十三文件夾內(nèi)。在使用液晶屏做液晶實驗時，將液晶屏正確地插在液晶顯示模塊對應的單排軍品插座上。按鍵NK1用于液晶顯示復位，可調(diào)電阻NW1用于調(diào)節(jié)液晶的對比度。402、液晶顯示模塊五、輸出部分413、數(shù)碼管顯示模塊五、輸出部分本模塊是常用的數(shù)字系統(tǒng)輸出模塊。本模塊選擇共陰數(shù)碼管，相關(guān)知識清查閱模擬電子技術(shù)基礎書籍。當模式選擇模塊撥碼開關(guān)1撥向上時，本模塊有效。根據(jù)節(jié)省I/O口的原則，我們將8個數(shù)碼管SM1-SM8進行如下連接：

SM1-SM8的對應段碼接在一起，即SM1-SM8的A段接在一起，以此類推。

SM1-SM8的片選接3-8譯碼器的輸出端。因此，本模塊共需要控制信號3個，作為3-8譯碼器輸入，數(shù)據(jù)信號8個，作為數(shù)碼管段碼輸入。423、數(shù)碼管顯示模塊五、輸出部分433、數(shù)碼管顯示模塊五、輸出部分根據(jù)硬件接法，本模塊如下使用：用3個I/O口作為數(shù)碼管片選信號送入3-8譯碼器，用8個I/O口作為段碼信號直接接SM1-SM8的A段-H段。某一時刻，由片選信號CS0-CS2選擇一個數(shù)碼管如SM3(CS0-CS2為011），相應的段碼信號D0-D7輸入要顯示的段碼序列（參考該數(shù)碼管硬件手冊），此時，由于只選中了SM3，因此在SM3上顯示出所要顯示的數(shù)據(jù)。當要多位數(shù)碼管進行顯示時，只要保持片選信號與要顯示的數(shù)據(jù)的一致性（即選中某個數(shù)碼管時，段碼信號也同時為要顯示的數(shù)據(jù)）即可。444、喇叭模塊五、輸出部分本模塊提供音頻信號輸出。當跳線器SK2短接時，喇叭有效，可通過電位器SW1調(diào)節(jié)喇叭聲音的大小。當跳線器SK1短接時（SK2不短接），喇叭模塊無效，此時插孔SPEAKER作為邏輯輸入，用連接線將SPERKER接3.3V或GND，即向I/O44輸入相應的電平。這樣設計是為了1個附加邏輯輸入端口，更大效率利用資源。454、喇叭模塊五、輸出部分BACK461、邏輯筆模塊2、A/D、D/A轉(zhuǎn)換模塊3、信號調(diào)節(jié)模塊4、濾波模塊5、分立元件模塊六、輔助部分471、邏輯筆模塊六、輔助部分本模塊提供邏輯電平探測功能。用萬用表表筆一頭接本模塊插孔，另一頭接待測I/O口或測試鉤，當代詞I/O口或測試鉤上為高電平時，本模塊紅燈亮，為低電平時，綠燈亮，不接輸入時，黃燈亮（即為高阻態(tài)）。481、邏輯筆模塊六、輔助部分492、A/D、D/A轉(zhuǎn)換模塊六、輔助部分本模塊是數(shù)字系統(tǒng)中常用的重要模塊之一。本模塊包含1個8位高速A/D轉(zhuǎn)換器件TLC5510，一個8位高速D/A轉(zhuǎn)換器件TLC7524，其芯片資料放在發(fā)貨光盤中實驗三十和實驗二十九文件夾內(nèi)。當模式選擇模塊撥碼開關(guān)6、7撥向上時，本模塊A/D、D/A同時有效。插孔ADIN是A/D的輸入，A/D的輸出接核心芯片I/O12-I/O14。插孔DAOUT和GND是D/A的輸出，D/A的輸入接核心芯片I/O27-I/O20。502、A/D、D/A轉(zhuǎn)換模塊六、輔助部分513、信號調(diào)節(jié)模塊六、輔助部分本模塊主要用于對模擬信號進行調(diào)節(jié)。將模擬信號從插孔或測試鉤IN1輸入，可在OUT1處得到添加了直流分量的信號（即將原始信號抬高）。添加的直流分量的大小通過電位器FW3進行調(diào)節(jié)，最高添加＋5V直流信號。將模擬信號從插孔或測試鉤IN2輸入，可在OUT2端得到該信號的比例放大信號（含放大和衰減）。調(diào)節(jié)電位器FW4可改變比例值。523、信號調(diào)節(jié)模塊六、輔助部分534、濾波模塊六、輔助部分本模塊主要用于對模擬信號進行濾波。從插孔或測試鉤IN+和IN-輸入模擬信號（單端輸入時一端接GND），在HPF、LPF、BPF端可分別得到經(jīng)過高通、低通、帶通濾波的信號。通過調(diào)節(jié)電位器FW1和FW2來改變?yōu)V波的截至頻率和中心頻率。544、濾波模塊六、輔助部分555、分立元件模塊六、輔助部分本模塊主要用于模擬可編程實驗中。BACK56七、適配處理部分

為體現(xiàn)EDA工具本身的優(yōu)勢，加強資源利用率，本實驗箱專門設計了適配處理部分。作為開放性的主要體現(xiàn)，本實驗箱用擴展插槽接適配處理板的方式實現(xiàn)各種可編程處理芯片的擴展。由于PLD器件發(fā)展迅速，任何一款核心芯片固定的EDA實驗箱都很難同步更新其核心PLD器件。為此，我們在實驗箱上設計了適配板接口，從而使你應用各種最新的FPGA/CPLD或isp器件進行設計更得心應手，你只需單獨設計一個簡單的只包含核心芯片和下載接口的PCB板，與我們的適配板插槽相接，就可應用實驗箱上的資源。57七、適配處理部分58七、適配處理部分

本部分使用方法：將您設計的PCB板插于實驗箱的適配板B的兩排插槽CON1和CON2上，用10芯JTAG電纜線將通用編程模塊的下載接口與您的PCB板上核心芯片的下載接口相連，就可以利用通用編程模塊的電路對您的目標芯片進行在線編程和配置，并且您可以方便的應用擴展槽所接的硬件資源。我們?yōu)槟峁┮韵聨追N適配板，供您自行開發(fā)。591、ALTERA公司EP1K100數(shù)字適配板2、XILINX公司XCS30數(shù)字適配板3、XILINX公司XC95108數(shù)字適配板4、LATTICE公司ispLSI1032數(shù)字適配板5、LATTICE公司ispPAC10模擬適配板6、LATTICE公司ispPAC20模擬適配板7、LATTICE公司ispPAC80模擬適配板七、適配處理部分60七、適配處理部分1、ALTERA公司EP1K100數(shù)字適配板61七、適配處理部分2、XILINX公司XCS30數(shù)字適配板62七、適配處理部分3、XILINX公司XC95108數(shù)字適配板63七、適配處理部分4、LATTICE公司ispLSI1032數(shù)字適配板64七、適配處理部分5、LATTICE公司ispPAC10模擬適配板65七、適配處理部分6、LATTICE公司ispPAC20模擬適配板66七、適配處理部分7、LATTICE公司ispPAC80模擬適配板BACK67八、擴展功能部分

為了使您的設計所使用的硬件資源不僅僅局限于實驗箱上的固定模塊，我們專門設計了擴展功能部分。作為開放性的主要體現(xiàn)，本實驗箱用擴展插槽接擴展板的方式實現(xiàn)各種外圍硬件資源的擴展。由于數(shù)字系統(tǒng)外圍器件通用發(fā)展迅速并豐富多彩，彩為此，我們在實驗箱上設計了擴展板接口，從而使你應用各種外圍器件進行設計更得心應手，你只需單獨設計一個簡單的只包含該外圍硬件的PCB板，與我們的擴展板插槽相接，就可應用實驗箱上的核心芯片或適配板上的處理芯片，進行硬件調(diào)試和開發(fā)。68八、擴展功能部分69八、擴展功能部分

本部分使用方法：將您設計的PCB板插于實驗箱的擴展板C的兩排插槽CON3和CON4上，就可以利用核心芯片或適配板上處理芯片對您的硬件進行調(diào)試。我們?yōu)槟峁┮韵聨追N擴展板，供您使用。701、單片機擴展板2、點陣擴展板3、數(shù)字邏輯學習板八、擴展功能部分71八、擴展功能部分1、單片機擴展板72八、擴展功能部分1、單片機擴展板本擴展板主要完成單片機與PC機、FPGA/CPLD之間的通信，PS/2鍵盤控制，VGA顯示控制，串口通信等實驗內(nèi)容。具體使用方法見實驗指導書。73八、擴展功能部分2、點陣擴展板74八、擴展功能部分2、點陣擴展板本擴展板主要完成交通燈，點陣顯示控制實驗。具體使用方法見實驗指導書。75八、擴展功能部分3、數(shù)字邏輯學習板76BACK八、擴展功能部分3、數(shù)字邏輯學習板本擴展板主要用