存儲器和存儲體系課件

第3章存儲器和存儲體系存儲器概述半導(dǎo)體隨機存取存儲器半導(dǎo)體只讀存儲器主存儲器的組織并行存儲器高速緩沖存儲器虛擬存儲器存儲體系的層次結(jié)構(gòu)2/6/20231§3.1存儲器概述3.1.1、存儲器分類1．按與CPU的連接和功能分類主存儲器（主存、內(nèi)存）

CPU能夠直接訪問的存儲器。輔助存儲器（輔存、外存）

CPU不能直接訪問的存儲器。高速緩沖存儲器（Cache）

是一種介于主存與CPU之間用于解決CPU與主存間速度匹配問題的高速小容量的存儲器。Cache用于存放CPU立即要運行或剛使用過的程序和數(shù)據(jù)。用于存放當(dāng)前運行的程序和數(shù)據(jù)。存放當(dāng)前不參加運行的程序和數(shù)據(jù)。當(dāng)需要運行程序和數(shù)據(jù)時，將它們成批調(diào)入內(nèi)存供CPU使用。2/6/20232南理工紫金學(xué)院2．按存取方式分類隨機存取存儲器(RAM,RandomAccessMemory)存儲器任何單元的內(nèi)容均可按其地址隨機地讀取或?qū)懭耄掖嫒r間與單元的物理位置無關(guān)。RAM主要用于組成主存。只讀存儲器(ROM,ReadOnlyMemory)存儲器的內(nèi)容只能隨機地讀出而不能隨便寫入和修改。ROM可作為主存的一部分，用于存放不變的程序和數(shù)據(jù)。ROM還可用作其它固定存儲器，如存放微程序的控制存儲器、存放字符點陣圖案的字符發(fā)生器等。2/6/20233南理工紫金學(xué)院3．按存儲介質(zhì)分類磁存儲器由磁性材料制成的存儲器。利用磁性材料的兩個不同剩磁狀態(tài)表示二進制的“0”和“1”。早期有磁芯存儲器?，F(xiàn)多為磁表面存儲器，如磁盤、磁帶等。半導(dǎo)體存儲器用半導(dǎo)體器件組成的存儲器。根據(jù)工藝不同，可分為雙極型和MOS型。光存儲器利用光學(xué)原理制成的存儲器。通過激光束照在基體表面引起物理或化學(xué)的變化，記憶二進制信息。如光盤。2/6/20235南理工紫金學(xué)院4.按信息的可保存性分類易失性存儲器電源掉電后，信息自動丟失。非易失性存儲器電源掉電后，信息仍能繼續(xù)保存。2/6/20236南理工紫金學(xué)院二、主存的組成與操作1.幾個概念存儲元件（存儲元、存儲位）能夠存儲一位二進制信息的物理器件。存儲元是存儲器中最小的存儲單位。作為存儲元的條件：①有兩個穩(wěn)定狀態(tài)，對應(yīng)二進制的“0”、“1”。②在外界的激勵下，可寫入“0”、“1”。③能夠識別器件當(dāng)前的狀態(tài)。即可讀出所存的“0”、“1”。2/6/20237南理工紫金學(xué)院存儲單元的編址①按字節(jié)編址：相鄰的兩個單元是兩個字節(jié)。②按字編址：相鄰的兩個單元是兩個字。2/6/20239南理工紫金學(xué)院2.主存的基本組成2/6/202310南理工紫金學(xué)院2n－1MAR譯碼器存儲陣列讀放電路寫驅(qū)動電路MDRn0RDWRDBAB2/6/202311南理工紫金學(xué)院存儲容量的主要計量單位：1K1M1G容量與存儲器地址線的關(guān)系:1K

需要

根地址線1M

需要

根地址線256M

需要

根地址線＝210＝1024＝220＝210K＝1048576＝230＝210M＝107374182410＝210＝22020＝228282/6/202313南理工紫金學(xué)院2．速度⑴訪問時間TA（讀寫時間、存取時間）從啟動一次存儲器存取操作到完成該操作所需的時間。讀出時間：從存儲器接到有效地址開始到產(chǎn)生有效輸出所需的時間。寫入時間：從存儲器接到有效地址開始到數(shù)據(jù)寫入被選中單元為止所需的時間。⑵存取周期TM（存儲周期、讀寫周期）存儲器相鄰兩次存取操作所需的最小時間間隔。2/6/202314南理工紫金學(xué)院⑶帶寬Bm（存儲器數(shù)據(jù)傳輸率、頻寬）存儲器單位時間內(nèi)所存取的二進制信息的位數(shù)。W：存儲器總線的寬度。對于單體存儲器，W就是數(shù)據(jù)總線的根數(shù)。帶寬的單位：KB/s，MB/s提高存儲器速度的途徑①提高總線寬度W，如采用多體交叉存儲方式。②減少TM，如引入Cache。Bm=WTM2/6/202315南理工紫金學(xué)院3.2.1靜態(tài)隨機存取存儲位元

分類及特點雙極型半導(dǎo)體存儲器TTL、發(fā)射極耦合電路存儲器ECL其特點：速度高、驅(qū)動能力強，但集成度低、功耗大、價格高，一般用于小容量的高速存儲器。MOS場效應(yīng)晶體管存儲器（分動態(tài)、靜態(tài)兩種）其特點：集成度高、功耗小、工藝簡單、成本低，但速度相對較低一般用于大容量存儲器2/6/202317南理工紫金學(xué)院每一個存儲單位都由一個觸發(fā)器構(gòu)成，可以存儲一個二進制位，每個觸發(fā)器由6個MOS管構(gòu)成。存儲原理：用晶體管導(dǎo)通與截止來表示0和1。存儲0：T0導(dǎo)通、T1截止存儲1：T0截止、T1導(dǎo)通工作原理：寫入操作保持狀態(tài)讀出操作2/6/202318南理工紫金學(xué)院存儲原理：雙穩(wěn)態(tài)觸發(fā)器T0、T1組成觸發(fā)器T2、T3門控管T4、T5負載管存儲0：T0導(dǎo)通、A點電位接地，為低電平存儲1：T0截止、A點電位接Vcc，為高電平T1相反字線WVccDDABT2T3T4T5T0T12/6/202319南理工紫金學(xué)院VCC高電平導(dǎo)通導(dǎo)通地高電平VCC讀出非破壞性讀出2/6/202321南理工紫金學(xué)院寫入操作:W高,D寫入數(shù)據(jù)W高電平，T2導(dǎo)通位線D與A點連接寫0：D輸入低電平，A點電位下降，T0導(dǎo)通，存儲位元變?yōu)?寫1：D輸入高電平，A點電位上升，T0截止，存儲位元變?yōu)?T1相反字線WVccDDABT2T3T4T5T0T12/6/202322南理工紫金學(xué)院寫入（以寫“0”為例）高電平導(dǎo)通導(dǎo)通地高電平地高電平2/6/202323南理工紫金學(xué)院保持地斷開斷開地高電平2/6/202325南理工紫金學(xué)院3.2.2動態(tài)隨機存取存儲位元存儲原理：利用電容Cs存儲電荷存儲信息電容Cs充有電荷表示1，電容Cs沒有電荷表示0。2/6/202326南理工紫金學(xué)院讀取高電平導(dǎo)通高電平讀取過程中，Cs的電平最終會變?yōu)橹虚g電平，即原來存儲的數(shù)據(jù)丟失，需要將讀出的數(shù)據(jù)重新寫入，稱為再生中間電平電壓上升2/6/202327南理工紫金學(xué)院保持

由于電容存在漏電，經(jīng)過一段時間后，Cs上的電荷會全部泄漏，為了保持數(shù)據(jù)的正確性，必須隔一段時間，進行一次刷新操作(Refresh)地斷開高電平2/6/202329南理工紫金學(xué)院刷新:SRAM是靠_____________存儲信息的，所存的信息表現(xiàn)為雙穩(wěn)態(tài)電路的電平，所以不需要刷新。DRAM是靠_____存儲信息的，所存信息表現(xiàn)為電容上的電荷。由于電路中存在一定的漏電流，致使電容慢慢放電，導(dǎo)致所存信息丟失。因此必須在電容放電到一定程度前，重新寫入信息，這一過程稱為刷新。觸發(fā)器電路電容2/6/202330南理工紫金學(xué)院2.動態(tài)存儲器的刷新刷新最大周期設(shè)存儲電容為C，其兩端電壓為u，電荷Q＝C?u，則泄漏電流為：

∴刷新間隔為:若C＝0.2pf，△u＝1V，I＝0.1nA，則刷新間隔為△t就是刷新最大間隔，即刷新最大周期。2/6/202331南理工紫金學(xué)院刷新基本方法按行進行刷新，每次由刷新地址計數(shù)器給出刷新行地址，每刷新1行，地址計數(shù)器自動加1。刷新方式設(shè)刷新周期為2ms，存儲體排成64×64陣列，需要刷新64行。每讀/寫一次或刷新一行的時間為200ns。有下列幾種刷新方式：

①集中式刷新②分散式刷新③異步式刷新2/6/202332南理工紫金學(xué)院⑴集中式刷新在允許的最大刷新間隔(2ms)內(nèi)，按照存儲器芯片容量的大小集中安排刷新時間。假設(shè)存儲周期為200ns，在2ms的時間內(nèi)完成10000次存儲操作，即10000個存儲周期。例如對4k×1位芯片，存儲矩陣為64×64，每個存儲單元電路都刷新一次需64個周期，因此在2ms內(nèi)，留出64個周期專用于刷新。2/6/202333南理工紫金學(xué)院刷新方式集中刷新方式優(yōu)點：控制簡單，速度快缺點：有“死區(qū)”012993599369999…………讀寫操作9936個周期刷新操作64個周期刷新間隔（2ms）2/6/202334南理工紫金學(xué)院刷新方式分散刷新方式優(yōu)點：控制簡單，無明顯“死區(qū)”缺點：速度慢，存儲器速度較快時，存在時間上的浪費讀寫刷新……刷新間隔（2ms）讀寫刷新讀寫刷新周期0周期1周期49992/6/202335南理工紫金學(xué)院刷新方式異步刷新方式優(yōu)點：無明顯“死區(qū)”，無時間上的浪費缺點：控制復(fù)雜2ms/64=31.25us，每隔31us刷新一次……刷新間隔（2ms）讀寫刷新31μs

0.2μs

讀寫刷新31μs

0.2μs

讀寫刷新31μs

0.2μs

2/6/202336南理工紫金學(xué)院3.2.3半導(dǎo)體隨機存取存儲芯片1、地址譯碼驅(qū)動方式一維譯碼方式二維譯碼方式二維譯碼方式的字選方式

2/6/202337南理工紫金學(xué)院（1）一維譯碼方式的存儲器芯片（64×8位）1111112/6/202338南理工紫金學(xué)院（2）二維結(jié)構(gòu)的存儲器芯片（4K×1位）雙譯碼方式、位片方式0000000000012/6/202339南理工紫金學(xué)院（3）二維地址譯碼的字選方式（512×8位=64×64）改成每次讀出一個字，就是字選方式。優(yōu)點：譯碼電路簡單，且同一個字在同一塊芯片中。8根數(shù)據(jù)線行譯碼器列譯碼器讀寫電路A0A1A5A6A88位字08位字18位字7078對8*8對位線8根列選線讀寫64根線512/8×8*8位A71110002/6/202340南理工紫金學(xué)院2.靜態(tài)SRAM芯片舉例--Intel2114芯片（1K×4位）10根地址線，用于尋址1024個存儲單元4根雙向數(shù)據(jù)線讀/寫控制線片選信號線2/6/202341南理工紫金學(xué)院Intel2114內(nèi)部結(jié)構(gòu)圖

2/6/202342南理工紫金學(xué)院SRAM的工作時序讀周期時序?qū)懼芷跁r序讀出數(shù)據(jù)TRCAddrCSOEDataAddrTWCCSWE寫入數(shù)據(jù)Data2/6/202343南理工紫金學(xué)院3、DRAM芯片實例——2164

基本特征64K*1位=4*（128*128）存取時間為150ns或200ns；每2ms需刷新一遍，每次同時刷新512個存儲單元，2ms內(nèi)需有128個刷新周期。引腳地址線復(fù)用A0~A7行地址選通RAS列地址選通CAS，也起片選作用分開的輸入Din和輸出數(shù)據(jù)線Dout2/6/202344南理工紫金學(xué)院2164內(nèi)部結(jié)構(gòu)示意圖

2/6/202345南理工紫金學(xué)院DRAM讀寫時序

Addr讀周期讀出數(shù)據(jù)RASCASRDData行列RASCASWRDataAddr行列寫入數(shù)據(jù)寫周期Review21642/6/202346南理工紫金學(xué)院DRAM刷新時序RASonlyrefresh在DRAM芯片外部設(shè)置專門的刷新計數(shù)器來產(chǎn)生行地址只送行地址，不送列地址HiddenrefreshDRAM芯片內(nèi)部提供刷新計數(shù)器刷新分散在每次的讀或?qū)懖僮髦驛ddrRASCAS刷新周期AddrRASCASRDData讀周期讀出數(shù)據(jù)行列刷新周期2/6/202347南理工紫金學(xué)院靜態(tài)存儲器vs動態(tài)存儲器SRAMStatic集成度較低（六管），單片容量較小不需要刷新速度快，曾在Pentium主板上用作二級高速緩存(圖)通常是字選方式DRAMDynamic集成度高（單管），單片容量較大需要定時刷新速度較低，多用作主存儲器通常是位選方式2/6/202348南理工紫金學(xué)院用作L2Cache的SRAM2/6/202349南理工紫金學(xué)院3.2.4高級DRAMFPM(FastPageMode,快頁型)DRAM快速頁突發(fā)模式2/6/202350南理工紫金學(xué)院EDODRAM（擴展數(shù)據(jù)輸出）可以在輸出一個數(shù)據(jù)的過程中準(zhǔn)備下一個數(shù)據(jù)的輸出2/6/202351南理工紫金學(xué)院SDRAM(SynchronousDRAM)同步型RAM其地址信號和數(shù)據(jù)信號由同一個時鐘驅(qū)動。clock同步是指內(nèi)存能夠與CPU同步存取資料，可以取消等待周期，減少數(shù)據(jù)傳輸?shù)难舆t，因此可提升計算機的性能和效率2/6/202352南理工紫金學(xué)院DDRSDRAM(SynchronousDRAM)即同步動態(tài)RAMDDRSDRAM不僅能在時鐘脈沖的上升沿讀出數(shù)據(jù)而且還能在下降沿讀出數(shù)據(jù)等效傳輸頻率是工作頻率的兩倍DDR的標(biāo)準(zhǔn)DDR266、DDR333和DDR400DDR對應(yīng)的規(guī)范PC2100/PC2700/PC3200工作電壓2.5v2/6/202353南理工紫金學(xué)院DDRII，DDRIII DDRII(DoubleDataRateSynchronousDRAM，第二代同步雙倍速率動態(tài)隨機存取存儲器)4bit數(shù)據(jù)預(yù)讀取工作電壓采用1.8vDDRIII 8bit數(shù)據(jù)預(yù)讀取點對點的拓撲架構(gòu)P2P、P22P工作電壓降為1.5v 2/6/202354南理工紫金學(xué)院RDRAM(RambusDRAM,高頻動態(tài)隨機存取存儲器)Rambus公司獨立設(shè)計完成的一種內(nèi)存模式，速度一般可以達到500~530MB/s，是DRAM的10倍以上。184個接觸點目前的RDRAM內(nèi)存只能以雙數(shù)條形式存在，而且由于RDRAM采用了串聯(lián)的設(shè)計，因此所有未用的RIMM插槽都必須用一個被稱作“連通器”的電路板占用.RIMM(RAMBUSIn-lineMemoryModule)2/6/202355南理工紫金學(xué)院3.3半導(dǎo)體只讀存儲器ROM的特點

特性：

■正常工作時只能讀出信息，而不能寫入的隨機存儲器。信息的寫入是通過特殊方法。

■與RAM相比：速度相當(dāng)、結(jié)構(gòu)簡單、集成度高、造價低、功耗小、可靠性高、無掉電信息丟失、無讀出信息破壞、不需要刷新。

■與外存相比：都具有掉電信息不丟失的特點，但速度高。2/6/202356南理工紫金學(xué)院半導(dǎo)體只讀存儲器ROM的應(yīng)用應(yīng)用：（主要用來存放不需要改變的信息）存放軟件如引導(dǎo)程序存放微程序存放特殊編碼如字符點陣2/6/202357南理工紫金學(xué)院3.3.1掩模只讀存儲器MROM特點：存儲的信息在芯片制時最后一道掩模(MASK)工藝由連線決定“0”和“1”；生產(chǎn)周期長；可靠性高，信息永不丟失。適用場合：大批量生產(chǎn)。Vcc字地址譯碼器讀放電路D3D2D1D0W1W2W3存儲陣列讀●MOS只讀存儲器結(jié)構(gòu)：負載管無管子的位線為高，稱為存儲"0"有管子的位線為低，稱為存儲"1"2/6/202358南理工紫金學(xué)院3.3.2一次性可編程只讀存儲器PROM●SSSSSSSSSSSSSSSS地址譯碼讀放電路VccA0A1A2A3A4D7D6D1D0…………讀熔絲2/6/202359南理工紫金學(xué)院特點：使用專用設(shè)備（編程器），用戶一次性寫入，故稱為可編程（Programmable）。不可恢復(fù)，信息永久保存?！襁m用于：小批量生產(chǎn)。2/6/202360南理工紫金學(xué)院3.3.3可擦除的只讀存儲器EPROM基本結(jié)構(gòu)寫“1”：保持原狀態(tài)，浮柵上不帶電荷。寫“0”：源極（S）和漏極（D）之間加高電壓，使PN結(jié)處于反偏狀態(tài)，發(fā)生瞬間擊穿。浮柵上積累了負電荷，形成了帶正電的P溝道，管子導(dǎo)通。字線位線Vcc2/6/202361南理工紫金學(xué)院3.3.3可擦除的只讀存儲器EPROM擦除(Erasable)：紫外線照射，浮柵上的電子獲得能量，穿越絕緣層泄放掉電荷。特點：可多次擦除，通常有數(shù)千次擦除壽命外形上有玻璃窗，避免日光或熒光燈照射。2/6/202362南理工紫金學(xué)院EPROM擦除器2/6/202363南理工紫金學(xué)院3.3.4電擦除只讀存儲器EEPROM

特點：隧道效應(yīng)內(nèi)置升壓電路，電信號擦除(ElectricallyErasable)先擦后寫寫入速度較慢，寫一個數(shù)據(jù)的大約時間在2-10ms之間。結(jié)構(gòu)：應(yīng)用：取代EPROM，擦除方便，但成本較高。小容量串行接口的E2PROM，保存系統(tǒng)設(shè)置等參數(shù)。2/6/202364南理工紫金學(xué)院3.3.5閃速存儲器（FlashMemory）特點：高速高集成度、低成本.整片電擦除或按塊電擦除，可擦除100萬次結(jié)構(gòu)：

●存儲原理具有兩種狀態(tài)：1.未寫入狀態(tài)：浮空柵極無電子，柵極電壓大于1V就開始導(dǎo)通。

2.已寫入狀態(tài)：浮空柵極布滿電子，柵極電壓大于5V才開始導(dǎo)通。2/6/202365南理工紫金學(xué)院3.3.5閃速存儲器（FlashMemory）寫入：控制柵極和漏極都加上高電壓，電子由源極向漏極移動，在漏極附近產(chǎn)生的熱電子可以越過硅表面到SiO2膜的頂峰，在控制柵極高電壓的吸引下能夠注入到浮空柵極。高電壓高電壓地2/6/202366南理工紫金學(xué)院3.3.5閃速存儲器（FlashMemory）擦除：控制柵極接地，漏極開路，源極加高電壓，則浮空柵極上累積的電子逃逸。（增強FN隧道注入方式）正脈沖2/6/202367南理工紫金學(xué)院3.3.5閃速存儲器（FlashMemory）應(yīng)用可升級BIOS(右圖)U盤數(shù)碼相機掌上電腦MP3隨身聽2/6/202368南理工紫金學(xué)院編程器

全自動IC通用編程器通用編程器2/6/202369南理工紫金學(xué)院鐵電存儲器（FRAM,FeRAM）Ferroelectric

randomaccessmemory利用鐵電晶體的鐵電效應(yīng)實現(xiàn)數(shù)據(jù)存儲，特點速度快，能夠像RAM一樣操作；讀寫功耗極低。FRAM仍有最大訪問次數(shù)的限制，目前最大訪問次數(shù)是100億次（1010），超過這個次數(shù)之后，它僅僅是沒有了非易失性，仍可像普通RAM一樣使用。2/6/202370南理工紫金學(xué)院磁性隨機存儲器MRAM

MagnetoresistiveRandomAccessMemory基于半導(dǎo)體和磁通道(magnetictunneljunction-MTJ)技術(shù)的固態(tài)存儲介質(zhì)，屬于非揮發(fā)性芯片。擦寫次數(shù)高于現(xiàn)有的不揮發(fā)存儲器，可達1015；讀寫時間可達70nS正在開發(fā)階段，主要開發(fā)廠商有IBM、Infineon、Cypress和Motorola。2/6/202371南理工紫金學(xué)院3.4主存儲器的組織3.4.1主存儲器容量的擴充由于一塊存儲器芯片的容量總是有限的，因此一個存儲器總是由一定數(shù)量的存儲器芯片構(gòu)成。要組成一個存儲器，需要考慮的問題：2/6/202372南理工紫金學(xué)院①如何選擇芯片根據(jù)存取速度、存儲容量、電源電壓、功耗及成本等方面的要求進行芯片的選擇。②所需的芯片數(shù)量

2/6/202373南理工紫金學(xué)院例：用2114芯片(1K×4位)組成32K×8位的存儲器，所需芯片數(shù)為：③如何把許多芯片連接起來

通常存儲器芯片在單元數(shù)和位數(shù)方面都與實際存儲器要求有很大差距，所以需要在字方向和位方向兩個方面進行擴展。按擴展方向可分為：位擴展、字擴展、字和位同時擴展。2/6/202374南理工紫金學(xué)院1.位擴展存儲器芯片的字數(shù)和存儲器的字數(shù)一致，只在位數(shù)方向擴展（擴字長）。例：用2114芯片構(gòu)成1K×8位的存儲器?！瑼0A9WECS2114…I/O1I/O4操作00寫01讀1×未選中2/6/202375南理工紫金學(xué)院DD……D0479AA0???21142114CSWE2/6/202376南理工紫金學(xué)院位擴展的連接方法：①將各存儲器芯片的地址線、片選線和讀/寫線并聯(lián)。②將各存儲器芯片的數(shù)據(jù)線分別接到數(shù)據(jù)總線的對應(yīng)位上。2/6/202377南理工紫金學(xué)院2.字擴展存儲器芯片的位數(shù)與存儲器的位數(shù)一致，只在字數(shù)方向擴展（擴字數(shù)）。例：用16K×8位的芯片構(gòu)成64K×8位的存儲器，并寫出各芯片的地址范圍。2/6/202378南理工紫金學(xué)院WEA12A13A0...D7D0…A15A14CS0CS1CS2CS3片選譯碼…………16K×816K×816K×816K×8…………2/6/202379南理工紫金學(xué)院64K×8位的存儲器需要16位地址線A15～A0，而16K×8位的芯片的片內(nèi)地址線為14根，所以用16位地址線中的低14位A13～A0進行片內(nèi)尋址，高兩位地址A15、A14用于選擇芯片，即選片尋址。2/6/202380南理工紫金學(xué)院設(shè)存儲器從0000H開始連續(xù)編址，則四塊芯片的地址分配：第一片地址范圍為：0000H～3FFFH第二片地址范圍為：4000H～7FFFH第三片地址范圍為：8000H～BFFFH第四片地址范圍為：C000H～FFFFH2/6/202381南理工紫金學(xué)院A15A14A13A12………A2A1A0

00000

00111111111111110000H～3FFFH第一片

01000

01111111111111114000H～7FFFH第二片

10000

10111111111111118000H～BFFFH第三片

11000

1111111111111111C000H～FFFFH第四片2/6/202382南理工紫金學(xué)院2/6/202383南理工紫金學(xué)院字擴展的連接方式：①將所有芯片的地址線、數(shù)據(jù)線、讀/寫控制線并聯(lián)。②由片選信號區(qū)分被選芯片。各芯片的片選信號分別接到存儲器高位地址譯碼器的輸出端的相應(yīng)位上。2/6/202384南理工紫金學(xué)院3.字和位同時擴展按位擴展和字擴展的方法分別在位方向和字方向擴展。例：用2114(1K×4位)芯片構(gòu)成4K×8位的存儲器。2/6/202385南理工紫金學(xué)院WEA8A9A0...D7D0…A11A10CS0CS1CS2CS3片選譯碼……………………1K×41K×41K×41K×41K×41K×41K×41K×42/6/202386南理工紫金學(xué)院字和位同時擴展的連接方式：①所有芯片的片內(nèi)地址線、讀/寫控制線并聯(lián)。②不同地址區(qū)域內(nèi)（組間），同一位芯片的數(shù)據(jù)線對應(yīng)地并接在一起，連接到數(shù)據(jù)總線的對應(yīng)位上。不同位芯片的數(shù)據(jù)線分別連接到數(shù)據(jù)總線的不同位上。③同一地址區(qū)域內(nèi)（組內(nèi)），不同芯片的片選信號連在一起，接到片選譯碼器的同一輸出端；不同地址區(qū)域內(nèi)的芯片的片選信號分別接到片選譯碼器的不同輸出端。2/6/202387南理工紫金學(xué)院例1:用512K*1位的存儲器芯片構(gòu)成2MB的存儲器(存儲器按字節(jié)編址)，則共需選_____塊芯片。在這些芯片中，其中______塊芯片的A1地址線應(yīng)對應(yīng)地接在一起；_____塊芯片的讀寫控制線應(yīng)接在一起；每____塊芯片的片選信號線應(yīng)接在一起；每_____塊芯片的數(shù)據(jù)輸入線DIN應(yīng)接在一起。該存儲器地址總線至少_____位，其中_____位用于選片尋址，______位用于片內(nèi)尋址。若存儲器按芯片容量劃分若干個地址區(qū)域且從0連續(xù)編址，則第一個地址區(qū)域的最后一個地址為__________H，最后一個地址區(qū)域的第一個地址為__________H。該存儲器應(yīng)選擇具有______個輸入______個輸出的譯碼器用于選片，一個輸出端控制______塊芯片的_____信號。323232842121907FFFF180000248片選2/6/202388南理工紫金學(xué)院例2:用256K*1位的存儲器芯片構(gòu)成16MB的存儲器(存儲器按字節(jié)編址)，則共需選_____塊芯片。在這些芯片中，其中______塊芯片的A1地址線應(yīng)對應(yīng)地接在一起；_____塊芯片的讀寫控制線應(yīng)接在一起；每____塊芯片的片選信號線應(yīng)接在一起；每_____塊芯片的數(shù)據(jù)輸入線DIN應(yīng)接在一起。該存儲器地址總線至少_____位，其中_____位用于選片尋址，______位用于片內(nèi)尋址。若存儲器按芯片容量劃分若干個地址區(qū)域且從0連續(xù)編址，則第一個地址區(qū)域的最后一個地址為__________H，最后一個地址區(qū)域的第一個地址為__________H。該存儲器應(yīng)選擇具有______個輸入______個輸出的譯碼器用于選片，一個輸出端控制______塊芯片的_____信號。5125125128642461803FFFFFC00006648片選2/6/202389南理工紫金學(xué)院例3:某微機系統(tǒng)有16根地址線，8根數(shù)據(jù)線，地址空間安排為：16KB系統(tǒng)程序存儲區(qū)，用ROM芯片，安排在地址最低區(qū)；接著留出16KB的設(shè)備地址空間；其后的32KB作為用戶程序區(qū)，采用RAM芯片。給定芯片如下，請畫出連線圖，給出各存儲區(qū)的地址范圍。2/6/202390南理工紫金學(xué)院ROM區(qū)：16K×8位，需1片16K×8位ROM芯片RAM區(qū)：32K×8位，需2片16K×8位RAM芯片I/O區(qū)：16K×8位，主存不應(yīng)使用ROMD7～D0A13A0CSDE…RAMD7～D0A13A0CSRD…WR2/6/202391南理工紫金學(xué)院A15A14A13A12………A2A1A0

0000000111111111111110000H～3FFFHROM區(qū)

0100001111111111111114000H～7FFFHI/O區(qū)

10000

10111111111111118000H～BFFFHRAM區(qū)1

11000

1111111111111111C000H～FFFFHRAM區(qū)22/6/202392南理工紫金學(xué)院ROMA13～A0CSDERAMD7～D0A15A14CSRDWRRAMY0CSRDWR地址譯碼器MEMRY2Y3Y1R/W2/6/202393南理工紫金學(xué)院

例4已知某模型機地址總線為17位（A16~0），數(shù)據(jù)總線8位（D7~0）（雙向），MREQ為訪存請求信號（低電位有效），R/W為讀寫控制信號（低電位寫，高電位讀）。已知存儲器地址分配如下：最低16K為系統(tǒng)程序區(qū)，用ROM芯片構(gòu)成，接著是48K的備用區(qū)，暫不連接芯片，60K為用戶程序區(qū)，用RAM芯片構(gòu)成。最后4K為I/O設(shè)備區(qū)?，F(xiàn)給定下列芯片，試畫出存儲器連接圖和地址分配表。2/6/202394南理工紫金學(xué)院3.4.2存儲器的編址方式按字編址假設(shè)字長32位指令中操作數(shù)的單位是“字”，

不能按字節(jié)操作2/6/202395南理工紫金學(xué)院按字節(jié)編址既有按“字”操作的指令，

也有按字節(jié)操作的指令。字地址和字節(jié)地址2/6/202396南理工紫金學(xué)院3.5并行存儲器除了選擇高速器件之外，并行讀寫是提高存儲器性能的一個有效手段之一。基本思想：通過重復(fù)設(shè)置硬件為代價，實現(xiàn)并行存取來換取速度的提高。分類：雙端口存儲器多模塊存儲器相聯(lián)存儲器

2/6/202397南理工紫金學(xué)院3.5.1雙端口存儲器基本思想：

有兩個訪問端口，可以“同時”接受來自兩方面的訪問內(nèi)存請求，從而實現(xiàn)并行。對用戶透明：兩個訪問端口獨立工作，對任何一方來說，不需要考慮另一方的存在。仲裁邏輯：當(dāng)兩個端口試圖在同一時間內(nèi)訪問同一地址單元時，由仲裁邏輯決定首先為哪一方服務(wù)2/6/202398南理工紫金學(xué)院存儲體譯碼器MARMDRABDBCB譯碼器MARMDR仲裁、讀寫邏輯ABCBDB2/6/202399南理工紫金學(xué)院3.5.2多模塊存儲器

基本思想：并行設(shè)置多個存儲模塊，在一個存取周期內(nèi)，多個存儲模塊同時存取多個字以提高整體速度。分類：單體多字和多體單字兩種方式。1單體多字存儲器只有一套地址寄存器和地址譯碼器有N個容量相同的存儲模塊,字長擴大N倍2/6/2023100南理工紫金學(xué)院M0W位M1W位MN－1W位NW位DBAB地址寄存器譯碼器2/6/2023101南理工紫金學(xué)院2、多體單字交叉存取方式多個模塊有各自獨立的MAR和MDR,可以同時工作系統(tǒng)需要的字長是一個模塊的字長交叉編址：連續(xù)的地址被分布在不同的模塊中2/6/2023102南理工紫金學(xué)院2/6/2023103南理工紫金學(xué)院重疊訪問：當(dāng)訪問連續(xù)的地址單元時，有效存儲周期縮小到每個模塊存儲周期的1/N（N是模塊數(shù)）。各模塊的訪問周期重疊。4模塊重疊訪問示意圖：2/6/2023104南理工紫金學(xué)院2/6/2023105南理工紫金學(xué)院3.5.3相聯(lián)存儲器CAM(ContentAddressableMemory)按內(nèi)容查找。常規(guī)存儲器：地址內(nèi)容；相聯(lián)存儲器：內(nèi)容地址。隨機查找：按指定內(nèi)容一次找出其所在位置，與所存位置無關(guān)，時間相同。2/6/2023106南理工紫金學(xué)院

相聯(lián)存儲器結(jié)構(gòu)框圖：檢索寄存器屏蔽寄存器M比較器2m×N存儲體代碼寄存器地址寄存器地址譯碼器符合寄存器2m－12m－1N－1N－1N－100m0000N－10相聯(lián)存儲器的核心提供常規(guī)的按地址查找。2/6/2023107南理工紫金學(xué)院3.6高速緩沖存儲器(Cache)3.6.1基本原理避免CPU“空等”現(xiàn)象CPU和主存（DRAM）的速度差異基于程序訪問的局部性原理緩存CPU主存容量小速度高容量大速度低2/6/2023108南理工紫金學(xué)院主存和緩存按塊存儲塊的大小相同B

為塊長~~~~……主存塊號主存儲器012m－1字塊0字塊1字塊M－1主存塊號塊內(nèi)地址m位b位n位M塊B個字緩存塊號塊內(nèi)地址c位b位C塊B個字~~~~……字塊0字塊1字塊C－1012c－1標(biāo)記Cache緩存塊號3.6.2地址映像主存和緩存的編址2/6/2023109南理工紫金學(xué)院字塊2m－1字塊2c+1字塊2c+1－1字塊2c

+1字塊2c字塊2c－1字塊1字塊0………主存儲體字塊1

標(biāo)記字塊0

標(biāo)記字塊2c－1標(biāo)記Cache存儲體t位012c－1…字塊字塊地址主存字塊標(biāo)記t位c

位b

位主存地址比較器（t位）=≠不命中有效位=1？*m位Cache內(nèi)地址否是命中1.直接映射每個緩存塊i

可以和若干

個主存塊

對應(yīng)每個主存塊j只能和一

個緩存塊

對應(yīng)i=j

mod

C字塊2c+1字塊2c字塊0字塊02/6/2023110南理工紫金學(xué)院2.全相聯(lián)映射主存

中的任一塊

可以映射到緩存

中的任一塊字塊2m－1字塊2c－1字塊1字塊0……字塊2c－1字塊1字塊0…標(biāo)記標(biāo)記標(biāo)記主存字塊標(biāo)記

字塊內(nèi)地址主存地址m=t+c

位b位m

=

t+cCache存儲器主存儲器字塊02/6/2023111南理工紫金學(xué)院字塊2m－1字塊2c-r+1

字塊2c-r+

1字塊2c-r字塊2c-r

－字塊1字塊0………字塊3標(biāo)記字塊1標(biāo)記字塊2c－1標(biāo)記字塊2標(biāo)記字塊0標(biāo)記字塊2c－2標(biāo)記…………字塊內(nèi)地址組地址主存字塊標(biāo)記s=t+r位q=

c－r位b位組012c-r－1主存地址Cache主存儲器m位共Q組，每組內(nèi)兩塊（r=1)1某一主存塊j按模Q映射到緩存

的第i組中的任一塊i=j

mod

Q直接映射全相聯(lián)映射3.組相聯(lián)映射字塊0字塊1字塊0字塊2c-r字塊2c-r+12/6/2023112南理工紫金學(xué)院小結(jié)某一

主存塊只能固定

映射到某一

緩存塊直接全相聯(lián)組相聯(lián)某一

主存塊能映射到任一

緩存塊某一

主存塊只能

映射到某一

緩存組

中的任一塊不靈活成本高2/6/2023113南理工紫金學(xué)院例1：假設(shè)主存容量為512KB，Cache的容量為4KB，每個字塊為16個字，每個字32位。（1）Cache地址有多少位？可容納多少塊？（2）主存地址有多少位？可容納多少塊？（3）在直接映射方式下，主存的第幾塊映射到Cache中的第5塊（設(shè)起始字塊為第1塊）？（4）畫出直接映射方式下主存地址字段中各段的位數(shù)2/6/2023114南理工紫金學(xué)院例2：假設(shè)主存容量為512K*16位，Cache的容量為4096*16位，塊長為4個16位的字，訪存地址為字地址。（1）在直接映像方式下，設(shè)計主存的地址格式。（2）在全相聯(lián)映像方式下，設(shè)計主存的地址格式。（3）在二路組相聯(lián)映像方式下，設(shè)計主存的地址格式。（4）若主存容量為512K*32位，塊長不變，在四路組相聯(lián)映像方式下，設(shè)計主存的地址格式。2/6/2023115南理工紫金學(xué)院3.6.3替換算法（ReplacementAlgorithms）替換算法：當(dāng)引起對Cache塊的位置爭用時，更換塊的算法。只有相聯(lián)映像才需要替換算法2/6/2023116南理工紫金學(xué)院常用替換算法：先進先出算法FIFO（FirstInFirstOut）對進入Cache的塊按先后順序排隊，先淘汰最早進入的塊。最近最少使用算法LRU（LeastRecentlyUsed）保留最近被訪問的塊，淘汰較長時間沒有訪問的塊最少使用頻度法LFU（LeastFrequentlyUsed）被訪問次數(shù)最少的塊最先淘汰。有可能最新裝入的塊被替換出去。隨機法（Random）2/6/2023117南理工紫金學(xué)院最近最少使用算法LRU塊號放在表中排隊。剛訪問到的塊號移到表首，其余塊號下移。表尾是近期最少訪問的塊。例：每組4塊（4-way組相聯(lián)）的塊號表初始訪問

塊3訪問

塊1訪問

塊0裝入新塊03102103102103132223已替換新內(nèi)容2/6/2023118南理工紫金學(xué)院最久未使用算法LRU四路組相聯(lián)LRU算法的另一種實現(xiàn)：每塊用一個2位的計數(shù)器表示被訪問的時間。每次訪問到的塊的計數(shù)器清0，同組中計數(shù)值比該頁原計數(shù)值低的計數(shù)器加1。調(diào)入新塊時，替換計數(shù)值最大的塊?？梢宰C明，4塊的計數(shù)值各不相同。2/6/2023119南理工紫金學(xué)院初始

計數(shù)值訪問

塊3訪問

塊1訪問

塊0裝入新塊塊001201塊112012塊223330塊3301232/6/2023120南理工紫金學(xué)院PentiumCPUCache組織兩路組相聯(lián)映像的LRU算法：每個Cache塊設(shè)置一個USE位，當(dāng)某個Cache塊被訪問，該塊的USE位被置為1，同組的另一塊USE位被置為0。淘汰時，淘汰USE為0的塊。2/6/2023121南理工紫金學(xué)院

3.6.4Cache的讀寫策略DBMMCPUABCache塊號塊內(nèi)地址塊內(nèi)地址主存塊地址地址變換替換算法部件Cache存儲器多字高速總線不命中(已滿)不命中(未滿)命中2/6/2023122南理工紫金學(xué)院

Cache存放當(dāng)前最活躍的程序和數(shù)據(jù)。大部分情況下，CPU訪問的是Cache而不是主存，提高了CPU訪存的速度。2/6/2023123南理工紫金學(xué)院命中、不命中、命中率Cache命中(hit)CPU欲訪問的數(shù)據(jù)已在Cache中。Cache不命中(miss)CPU欲訪問的數(shù)據(jù)不在Cache內(nèi)。命中率CPU欲訪問的信息在Cache中的比率。2/6/2023124南理工紫金學(xué)院Cache的讀寫操作

訪問Cache取出信息送CPU

訪問主存取出信息送CPU將新的主存塊調(diào)入Cache中執(zhí)行替換算法騰出空位

結(jié)束命中？Cache滿？CPU發(fā)出訪問地址

開始是否是否讀操作：2/6/2023125南理工紫金學(xué)院如果Cache命中，會遇到如何保持Cache與主存中的內(nèi)容一致的問題。⑴寫直達法：寫操作時間就是訪問主存的時間，讀操作時不涉及對主存的寫操作，更新策略較容易實現(xiàn)。⑵寫回法：寫操作時間就是訪問Cache的時間，讀操作Cache失效發(fā)生數(shù)據(jù)替換時，被替換的塊需寫回主存，增加了Cache的復(fù)雜性。如果Cache不命中，就直接把信息寫入主存，而與Cache無關(guān)。處理的方法有：即同時寫入主存和高速存儲器。只寫入高速存儲器并標(biāo)記該組修改過。當(dāng)淘汰該組時需將內(nèi)容寫回主存儲器。寫操作：2/6/2023126南理工紫金學(xué)院Cache的性能分析1.命中率CPU欲訪問的信息在Cache中的比率。設(shè)Nc為訪問Cache的總命中次數(shù)，Nm為訪問主存的總次數(shù)，則Cache命中率

為：2/6/2023127南理工紫金學(xué)院影響Cache命中率的因素①Cache容量Cache的命中率隨它的容量的增加而提高，隨著Cache容量的增加，命中率提高的速度逐漸降低。

2/6/2023128南理工紫金學(xué)院②塊長當(dāng)塊由小到大增長時，由于程序的局部性原理，同一塊中數(shù)據(jù)的利用率比較高，因此，Cache的命中率增加。這種增加趨勢在某一個最佳塊大小處達到最大值。在這一點以后，命中率隨著塊大小的增加反而減小。

2/6/2023129南理工紫金學(xué)院③組數(shù)當(dāng)Cache的容量一定時，在采用組相聯(lián)映象和變換方式的Cache中，隨著組數(shù)的增加，主存中的某一塊可以映象到Cache中的塊數(shù)就將減少，從而導(dǎo)致命中率下降。2/6/2023130南理工紫金學(xué)院2.平均訪問時間設(shè)tc為命中時的Cache訪問時間，tm為未命中時的主存訪問時間，則Cache–主存系統(tǒng)的平均訪問時間

為：平均訪問時間ta

與命中率有關(guān)2/6/2023131南理工紫金學(xué)院3.訪問效率訪問效率e

與命中率有關(guān)

設(shè)Cache命中率

為h，訪問Cache

的時間為tc

，

訪問

主存的時間為tm

則

e=×100%tc

h

×tc+(1－h(huán))×tm訪問Cache的時間平均訪問時間

e=×100%2/6/2023132南理工紫金學(xué)院例：假設(shè)CPU執(zhí)行某段程序時，共訪問Cache命中2000次，訪問主存50次。已知Cache的存取周期為50ns，主存的存取周期為200ns。求Cache-主存系統(tǒng)的命中率、效率和

平均訪問時間。2/6/2023133南理工紫金學(xué)院3.7虛擬存儲器（VirtualMemory）虛擬存儲在主存與輔存之間，增加必要的硬件支持，經(jīng)過操作系統(tǒng)的存儲管理軟件的管理，使主、輔存之間的信息交換，程序的再定位，地址的轉(zhuǎn)換都能自動進行，使兩者形成一個有機的整體。從而得到一個足夠大的主存空間由于程序員可以用到的空間遠遠大于主存的實際空間，但實際上不存在這么大的主存，故稱“虛擬存儲器”。是以軟件為主的技術(shù)。2/6/2023134南理工紫金學(xué)院目的對于多任務(wù)或多用戶系統(tǒng)，有足夠的主存空間。程序員編程時不必考慮機器實際配備的主存大小.本節(jié)內(nèi)容：虛地址→實地址虛擬地址（虛地址）：程序中出現(xiàn)的地址物理地址（實地址）：實際主存的地址2/6/2023135南理工紫金學(xué)院虛擬存儲器的管理地址映像：

虛地址與主、輔存地址間的對應(yīng)關(guān)系，稱為地址映像。管理方式：

頁式管理

段式管理段頁式管理2/6/2023136南理工紫金學(xué)院3.7.2頁式管理頁虛存和主存空間以大小相同的存儲空間分頁，虛存的頁為虛頁，主存的頁為實頁。虛、實地址格式如圖。頁表頁式管理在內(nèi)存中為每個用戶設(shè)置一頁表，頁表用來記錄虛地址各頁在內(nèi)存中的位置。頁表大小與虛存頁數(shù)相同。實頁號K頁內(nèi)地址虛頁號X頁內(nèi)地址虛頁號實頁號裝入位0X0K01裝入：當(dāng)虛存的X頁調(diào)入主存時，將實地址所在的頁號記錄在頁表中，并將裝入標(biāo)志置1基號訪問方式2/6/2023137南理工紫金學(xué)院存放頁表在內(nèi)存中的起始地址訪問：當(dāng)訪問主存時，根據(jù)虛頁號在頁表中找到對應(yīng)表項將頁表中存儲的實頁號與頁內(nèi)地址組裝起來，就是主存的物理地址頁式管理2/6/2023138南理工紫金學(xué)院頁式管理的優(yōu)缺點：優(yōu)點：便于與主存輔存間的調(diào)進調(diào)出，有利于主存空間的充分利用。缺點：難以實現(xiàn)存儲保護和存儲共享。2/6/2023139南理工紫金學(xué)院3.7.3段式管理

將程序按其邏輯功能分段。各程序段的大小不等，其邏輯地址均從0開始。裝入時按段分別裝入內(nèi)存，運行時按段進行虛實地址轉(zhuǎn)換。每一個程序在內(nèi)存中都對應(yīng)一個段表，表目和每個邏輯段一一對應(yīng)，記錄了各段存入內(nèi)存的實地址及

2/6/2023140南理工紫金學(xué)院段式管理的優(yōu)缺點：優(yōu)點：有利于程序的運行，便于實現(xiàn)信息共享和存儲保護。缺點：隨著程序的運行，會在主存空間產(chǎn)生較多“碎片”。段式管理地址映像過程如下：2/6/2023141南理工紫金學(xué)院段表：存放虛實地址的映象關(guān)系。段表按虛段號的自然順序排列，用來記錄各段在主存中的首地址。段表大小與虛存段數(shù)相同。段表存放在內(nèi)存中。段表基址寄存器：存放段表在內(nèi)存中的首地址裝入：當(dāng)程序的某一段調(diào)入主存時，將實地址所在的段號記錄在段表中，并將裝入標(biāo)志置1訪問：當(dāng)訪問主存時，根據(jù)虛段號在段表中找到對應(yīng)