第2章典型微處理器

本章主要教學(xué)內(nèi)容

8086微處理器內(nèi)部組成、寄存器結(jié)構(gòu)

8086微處理器的外部引腳特性和作用

8086微處理器的存儲(chǔ)器和I/O組織

8086的時(shí)序和總線概念以及最小/最大工作方式第3章8086微處理器1

3.18086結(jié)構(gòu)與特點(diǎn)16位HMOS工藝3.9萬(wàn)只晶體管40條引腳雙列直插式封裝時(shí)鐘頻率為5MHz~10MHz基本指令的執(zhí)行時(shí)間為0.3ms~0.6ms。8086微處理器2組成結(jié)構(gòu)引腳功能操作時(shí)序第3章8086微處理器3Intel8086微處理器內(nèi)部安排了兩個(gè)邏輯單元，即執(zhí)行部件EU（ExecutionUnit）和總線接口部件BIU（BusInterfaceUnit），其組成結(jié)構(gòu)如圖3-1所示。第3章8086微處理器4AHALBHBLCHCLDHDLSPBPDISI通用寄存器運(yùn)算寄存器ALU標(biāo)志執(zhí)行部分控制電路123456CSDSSSESIP內(nèi)部寄存器I/O控制電路地址加法器20位16位8位指令隊(duì)列緩沖器外總線執(zhí)行部件總線接口部件8086CPU結(jié)構(gòu)圖53.1.1執(zhí)行部件EU執(zhí)行部件EU負(fù)責(zé)指令的譯碼、執(zhí)行和數(shù)據(jù)運(yùn)算，它由算術(shù)邏輯單元（ALU）、8個(gè)通用寄存器，1個(gè)狀態(tài)標(biāo)志寄存器、1個(gè)數(shù)據(jù)暫存寄存器和EU控制電路等組成。執(zhí)行部件EU的基本功能是：從總線接口部件BIU的指令隊(duì)列中取出指令代碼，經(jīng)過(guò)指令譯碼器譯碼后執(zhí)行該指令所規(guī)定的操作功能。EU中的各個(gè)部件都通過(guò)16位的ALU數(shù)據(jù)總線連接在一起，在內(nèi)部可實(shí)現(xiàn)快速的數(shù)據(jù)傳輸。

第3章8086微處理器63.1.2總線接口部件BIUBIU負(fù)責(zé)從內(nèi)存單元預(yù)取指令送往指令隊(duì)列，或者在EU執(zhí)行指令時(shí)負(fù)責(zé)傳送數(shù)據(jù)。它由4個(gè)段寄存器、8個(gè)通用寄存器，1個(gè)指令指針寄存器、1個(gè)地址加法器、指令隊(duì)列和總線控制邏輯組成。執(zhí)行部件BIU的基本功能是：根據(jù)EU的請(qǐng)求，完成CPU與存儲(chǔ)器或I/O設(shè)備間的數(shù)據(jù)傳送，包括補(bǔ)充指令隊(duì)列、訪問(wèn)內(nèi)存或外設(shè)中的操作數(shù)、響應(yīng)外部的中斷請(qǐng)求和總線請(qǐng)求。第3章8086微處理器73.1.3指令的流水線

第3章8086微處理器------------t0----------t1------------t2------------t3------------t4------------->T非流水線

流水線在t0～t4時(shí)間間隔中，8085執(zhí)行了2條指令。

在t0～t4時(shí)間間隔中，理想情況下，8086可執(zhí)行3條指令。83.1.3指令的流水線EU執(zhí)行指令，BIU取指令、取操作數(shù)和寫(xiě)結(jié)果，各自獨(dú)立工作，多數(shù)情況下取指令與執(zhí)行指令可以重疊進(jìn)行。指令隊(duì)列有2字節(jié)空余，BIU自動(dòng)從內(nèi)存補(bǔ)充先進(jìn)先出隊(duì)列滿，BIU等待（極少）控制轉(zhuǎn)移指令，指令隊(duì)列清空重填第3章8086微處理器9

3.1.48086的寄存器8086CPU中可供編程使用的有14個(gè)16位寄存器，按其用途可分為8個(gè)通用寄存器、2個(gè)控制寄存器和4個(gè)段寄存器，如圖2-2所示。第3章8086微處理器10累加器AHALBHBLCLDHDLCHSPSIDIIPFLAGSCSDSSSESBP基址寄存器計(jì)數(shù)寄存器數(shù)據(jù)寄存器堆棧指針寄存器基址指針寄存器源變址寄存器目的變址寄存器指令指針寄存器標(biāo)志寄存器代碼段寄存器段寄存器附加段寄存器堆棧段寄存器數(shù)據(jù)寄存器地址指針和變址寄存器控制寄存器通用寄存器數(shù)據(jù)段寄存器111.段寄存器和存儲(chǔ)器分段12（1）代碼段（CodeSegment）：用來(lái)存放程序和常數(shù)。系統(tǒng)在取指時(shí)將尋址代碼段，其段地址和偏移地址分別由段寄存器CS和指令指針I(yè)P給出。（2）

數(shù)據(jù)段（DataSegment）：用于數(shù)據(jù)的保存。用戶在尋址該段內(nèi)的數(shù)據(jù)時(shí)，可以缺省段的說(shuō)明，其偏移地址可通過(guò)多種尋址方式形成。第3章8086微處理器13（3）堆棧段（StackSegment）：“堆棧”是數(shù)據(jù)的一種存取方式，按照“先進(jìn)后出”的方式操作。堆棧指針SP用來(lái)指示棧頂。堆棧為保護(hù)、調(diào)度數(shù)據(jù)提供了重要的手段。系統(tǒng)在執(zhí)行棧操作指令時(shí)將尋址堆棧段，這時(shí)，段地址和偏移地址分別由段寄存器SS和堆棧指針SP提供。（4）附加數(shù)據(jù)段（ExtraSegment）：該段用于數(shù)據(jù)的保存。用戶在訪問(wèn)段內(nèi)的數(shù)據(jù)時(shí)，其偏移地址同樣可以通過(guò)多種尋址方式來(lái)形成，但在偏移地址前要加上段的說(shuō)明（即段跨越前綴ES）。第3章8086微處理器14存儲(chǔ)器分段寄存器均為16位需要訪問(wèn)1M內(nèi)存（1M=220B）分成多段，每段≤64K（64K=216B）段地址：低4位為0，16的整數(shù)倍，段基址偏移地址：偏移量邏輯地址：2000H:2000H物理地址：地址加法器物理地址=段基址X16+偏移地址

第3章8086微處理器15162.通用數(shù)據(jù)寄存器

第3章8086微處理器173.變址寄存器8086的變址寄存器都是16位寄存器，一般用來(lái)存放偏移地址，4個(gè)寄存器的功能如下：SP：堆棧指針寄存器，保存位于當(dāng)前堆棧段中的數(shù)據(jù)，其內(nèi)容為棧頂?shù)钠频刂?。BP：基址指針寄存器，在訪問(wèn)內(nèi)存時(shí)存放內(nèi)存單元的偏移地址，或用來(lái)存放位于堆棧段中的一個(gè)數(shù)據(jù)區(qū)基址的偏移地址。SI：源變址寄存器，用來(lái)存放源操作數(shù)的偏移地址。DI：目的變址寄存器，用來(lái)存放目的操作數(shù)的偏移地址。第3章8086微處理器18194.指令指針寄存器由于指令代碼是存放在存儲(chǔ)器的代碼段中，代碼段寄存器CS指示代碼段的開(kāi)始，16位指令指針寄存器IP用來(lái)指示當(dāng)前指令在代碼段的偏移位置。CPU利用CS和IP取得要執(zhí)行的指令，然后修改IP中的內(nèi)容，使之指向BIU要取的下一條指令的偏移地址。指令序列執(zhí)行時(shí)，每取一次指令I(lǐng)P就自動(dòng)加1，這樣保證按順序取出指令并執(zhí)行相應(yīng)操作。第3章8086微處理器205.標(biāo)志寄存器FLAGFLAG用于反映指令執(zhí)行結(jié)果或控制指令執(zhí)行的形式。它是一個(gè)16位的寄存器，共有9個(gè)可用的標(biāo)志位，其余7個(gè)位空閑不用。各種標(biāo)志按作用可分為兩類：6個(gè)狀態(tài)標(biāo)志：CF-進(jìn)位標(biāo)志；PF-奇偶標(biāo)志；AF-輔助進(jìn)位標(biāo)志；ZF-零標(biāo)志；SF-符號(hào)標(biāo)志；OF-溢出標(biāo)志3個(gè)控制標(biāo)志：TF-陷阱標(biāo)志或單步操作標(biāo)志：IF-中斷允許標(biāo)志；DF-方向標(biāo)志第3章8086微處理器213.28086的總線周期概述指令周期：讀取1條指令并執(zhí)行該指令所需的時(shí)間。總線周期：CPU通過(guò)總線對(duì)存儲(chǔ)器或I/O端口進(jìn)行一次訪問(wèn)所需的時(shí)間。時(shí)鐘周期：CPU的基本時(shí)間計(jì)量單位，由計(jì)算機(jī)主頻決定。（T1，T2，T3，T4，Tw，Ti）22T1：地址信息T2：總線周期狀態(tài)信息T3：數(shù)據(jù)Tw：等待T4：總線周期結(jié)束Ti：空閑233.3.18086系統(tǒng)工作模式最小工作模式：只有8086單獨(dú)一個(gè)CPU。最大工作模式：8086作為主處理器，8087或8089作為協(xié)處理器。8087：專用于數(shù)值運(yùn)算8089：專用于輸入/輸出處理第3章3.38086工作模式和引腳特性243.3.28086引腳特性

8086CPU具有40個(gè)引腳，采用雙列直插式的封裝形式。數(shù)據(jù)總線為16條，地址總線為20條，其余為狀態(tài)線、控制信號(hào)線、電源、地線等。地址/數(shù)據(jù)總線采用了分時(shí)復(fù)用方式，即一部分引腳具有雙重功能，例如AD15~AD0這16個(gè)引腳，有時(shí)傳送數(shù)據(jù)信號(hào)，有時(shí)可輸出地址信號(hào)。

第3章3.38086工作模式和引腳特性25引腳功能：傳送方向：輸入、輸出、雙向邏輯狀態(tài)：正邏輯、負(fù)邏輯；電平、邊沿、脈沖。高電平低電平上升沿下降沿脈沖26圖3-48086CPU引腳圖27最小模式下1-40引腳電源地線：Vcc（1）、GND（20、40）地址/數(shù)據(jù)總線：AD0-AD15（2-16，39）地址/狀態(tài)總線：A19/S6-A16/S3（35-38）控制總線：17-19，21-23，24-31最大模式24-31引腳282930313.48086CPU系統(tǒng)結(jié)構(gòu)3.4.1典型相關(guān)芯片8282：8位鎖存器8286：雙向三態(tài)驅(qū)動(dòng)器323.4.2最小模式系統(tǒng)組成333.4.3最大模式系統(tǒng)組成34353.4.4存儲(chǔ)器和I/O組織1.存儲(chǔ)器組織存儲(chǔ)器內(nèi)部是按字節(jié)進(jìn)行組織的，兩個(gè)相鄰的字節(jié)被稱為一個(gè)“字”。8086CPU在組織1M字節(jié)的存儲(chǔ)器時(shí)，其存儲(chǔ)空間被分成兩個(gè)512K字節(jié)的存儲(chǔ)體：固定與CPU的低位字節(jié)數(shù)據(jù)線D7~D0相連的稱為低字節(jié)存儲(chǔ)體，該存儲(chǔ)體中的每個(gè)地址均為偶數(shù)；固定與CPU的高位字節(jié)數(shù)據(jù)線D15~D8相連的稱為高字節(jié)存儲(chǔ)體，該存儲(chǔ)體中的每個(gè)地址均為奇數(shù)。兩個(gè)存儲(chǔ)體之間采用字節(jié)交叉編址方式。

第3章8086微處理器3637383900001H

00000H00003H

00002H00005H

00004H

512K×8（位）512K×8（位）

高字節(jié)存儲(chǔ)體

低字節(jié)存儲(chǔ)體

(奇地址存儲(chǔ)體)(偶地址存儲(chǔ)體)

（A0=1）（A0=0）

FFFFDH

FFFFCHFFFFFH

FFFFEH8086存儲(chǔ)器的分體結(jié)構(gòu)403.1.5總線操作及時(shí)序8086CPU的操作是在時(shí)鐘CLK統(tǒng)一控制下進(jìn)行的，以便使取指令和傳送數(shù)據(jù)能夠協(xié)調(diào)地工作。

8086CPU經(jīng)外部總線對(duì)存儲(chǔ)器或I/O端口進(jìn)行一次信息的輸入或輸出過(guò)程，稱為總線操作，執(zhí)行該操作所需要的時(shí)間，稱為總線周期。一個(gè)總線周期通常包括T1、T2、T3、T4狀態(tài)，即4個(gè)時(shí)鐘周期。不同的總線操作需要不同的總線信號(hào)，對(duì)這些信號(hào)的變化進(jìn)行時(shí)間順序的描述稱為“總線時(shí)序”第3章8086微處理器411．8284A時(shí)鐘信號(hào)發(fā)生器8284A是Intel公司專為8086設(shè)計(jì)的時(shí)鐘信號(hào)發(fā)生器，能產(chǎn)生8086所需的系統(tǒng)時(shí)鐘信號(hào)，即系統(tǒng)主頻。8284A除提供恒定的時(shí)鐘信號(hào)外，還對(duì)外界輸入的準(zhǔn)備就緒信號(hào)RDY和復(fù)位信號(hào)進(jìn)行同步操作。8284A芯片的引腳特性如圖2-9所示。

第3章8086微處理器42圖2-98284A引腳特性43其工作原理簡(jiǎn)述如下：當(dāng)外界的準(zhǔn)備就緒信號(hào)RDY輸入8284A，經(jīng)時(shí)鐘下降沿同步后，輸出READY信號(hào)作為8086的準(zhǔn)備就緒信號(hào)；外界的復(fù)位信號(hào)輸入8284A，經(jīng)整形并由時(shí)鐘的下降沿同步后，輸出RESET信號(hào)作為8086的復(fù)位信號(hào)，其寬度不得小于4個(gè)時(shí)鐘周期。采用脈沖發(fā)生器作為振蕩源時(shí)只需將脈沖發(fā)生器的輸出端和8284A的EFI端相連，引腳F/接為高電平即可；采用石英晶體振蕩器作為振蕩源時(shí)只需將晶體振蕩器連在8284A的X1和X2兩端，將引腳F/接地即可。不管采用哪種方法，8284A輸出的時(shí)鐘頻率CLK應(yīng)該是振蕩源頻率的1/3，振蕩源頻率經(jīng)過(guò)驅(qū)動(dòng)后，再由OSC端輸出供系統(tǒng)使用。

第3章8086微處理器44

3.8086總線周期通常，計(jì)算機(jī)執(zhí)行一條指令所需要的時(shí)間稱為一個(gè)指令周期。而一個(gè)指令周期是由若干個(gè)總線周期所組成的，一個(gè)總線周期是CPU通過(guò)總線與存儲(chǔ)器或外部設(shè)備進(jìn)行一次數(shù)據(jù)傳輸所需的時(shí)間。為了保證總線的讀/寫(xiě)操作，8086的總線周期至少要由4個(gè)時(shí)鐘周期組成，每個(gè)時(shí)鐘周期稱為T狀態(tài)。時(shí)鐘周期是CPU的基本時(shí)間計(jì)量單位，由主頻決定。對(duì)于8086來(lái)講，其主頻為5MHz，故一個(gè)時(shí)鐘周期為200ns。

第3章8086微處理器45第3章3．8086CPU的最小/最大工作模式Intel公司在設(shè)計(jì)8086CPU芯片時(shí)，為了適應(yīng)各種應(yīng)用場(chǎng)合，構(gòu)成不同規(guī)模的微型計(jì)算機(jī)系統(tǒng)，規(guī)定了兩種工作模式，即最小工作模式和最大工作模式。通過(guò)CPU的第33條引腳MN/來(lái)控制。（1）最小工作模式（MN/=1）：當(dāng)把8086CPU的33引腳MN/接+5V時(shí)，系統(tǒng)就處于最小工作模式了。最小模式系統(tǒng)適用于單