第三章組合電路的和設(shè)計(jì)

第三章組合電路的分析和設(shè)計(jì)3.1組合邏輯電路的特點(diǎn)3.3小規(guī)模組合邏輯電路的設(shè)計(jì)3.4組合邏輯電路的冒險(xiǎn)3.5常用的中規(guī)模組合邏輯電路與應(yīng)用3.2組合邏輯電路的分析輸入邏輯關(guān)系：Fi=fi(X1，X2，…，Xn)（i=1，2，…，m）結(jié)構(gòu)：由邏輯門構(gòu)成；不含記憶元件；輸出到輸入無反饋回路；輸出組合邏輯電路（簡稱組合電路）：任一時(shí)刻電路的輸出只與當(dāng)時(shí)的輸入有關(guān)，而與電路過去的輸入無關(guān)。3.1組合邏輯電路的特點(diǎn)3.2組合邏輯電路的分析分析目的：1、了解邏輯電路的功能，即輸出函數(shù)與輸入變量之間的關(guān)系。2、驗(yàn)證設(shè)計(jì)的正確與否。分析方法：逐級注釋法。從輸入開始逐級寫出門的輸出邏輯表達(dá)式，并利用邏輯代數(shù)的一些基本運(yùn)算定律求出簡化表達(dá)式，直到求得整個(gè)電路的輸出表達(dá)式。邏輯電路圖邏輯表達(dá)式最簡表達(dá)式電路功能描述真值表分析過程：組合邏輯電路的分析舉例例：分析如圖所示邏輯電路異或門組合邏輯電路的分析例3.2.2例3.2.2分析如圖所示電路的邏輯功能。P1P2P3P4P5組合邏輯電路的分析例3.2.2P1P2P3P4P5組合邏輯電路的分析例3.2.2列出真值表電路邏輯功能描述：輸入變量取值組合中，1的個(gè)數(shù)為奇數(shù)時(shí)，輸出函數(shù)值為1。11110000三變量奇偶校驗(yàn)電路組合邏輯電路的分析例3.2.3例3-3：分析如圖所示混和邏輯電路，寫出表達(dá)式。同時(shí)使用正、負(fù)兩種邏輯，稱為混合邏輯。只含一種邏輯稱為單一邏輯。負(fù)與門組合邏輯電路的分析例3.2.3）混合邏輯處理方法：1、任何輸入或輸出線的小圈去掉（或加上），則相應(yīng)變量或函數(shù)取非。2、在一個(gè)門的輸入、輸出端同時(shí)加上或消去小圈，則門的主體邏輯符號改變，“與”變“或”，“或”變“與”。異或門3.3小規(guī)模組合邏輯電路的設(shè)計(jì)組合電路的設(shè)計(jì)小規(guī)模（SSI）中規(guī)模（MSI）大/超大規(guī)模（LSI/VLSI）追求目標(biāo)：所用門最少追求目標(biāo)：所用集成塊最少組合電路的設(shè)計(jì)就是根據(jù)邏輯功能的要求，設(shè)計(jì)出實(shí)現(xiàn)該功能的最優(yōu)邏輯電路。3.2小規(guī)模組合電路的設(shè)計(jì)文字描述真值表邏輯表達(dá)式簡化變換邏輯電路圖設(shè)計(jì)步驟：標(biāo)準(zhǔn)表達(dá)式根據(jù)限定使用的門電路的類型進(jìn)行變換和化簡不同輸入變量形式下如何進(jìn)行設(shè)計(jì)？多輸出函數(shù)如何進(jìn)行設(shè)計(jì)？采用SSI芯片如何進(jìn)行設(shè)計(jì)？指定所用門的類型時(shí)如何進(jìn)行設(shè)計(jì)？只提供原變量，無反變量，稱為單軌入。既提供原變量也提供反變量，稱為雙軌入。3.3.1由設(shè)計(jì)要求列真值表關(guān)鍵是確定什么是邏輯變量，什么是邏輯函數(shù)，以及變量與函數(shù)分別代表的狀態(tài)，找出變量與函數(shù)之間的因果關(guān)系，最后列出真值表。以起因?yàn)檫壿嬜兞繉⒔Y(jié)果定為輸出函數(shù)3.3.1由設(shè)計(jì)要求列真值表例3.3.1有一火災(zāi)報(bào)警系統(tǒng)，設(shè)有煙感、溫感和紫外光感三種類型的火災(zāi)探測器。為了防止誤報(bào)警，只有當(dāng)兩種或兩種以上的探測器發(fā)出火災(zāi)探測信號時(shí)，報(bào)警系統(tǒng)才產(chǎn)生報(bào)警控制信號。作出真值表。三個(gè)變量（起因）紫外光感探測器發(fā)出火災(zāi)信號C=1煙感探測器發(fā)出火災(zāi)信號A=1溫感探測器發(fā)出火災(zāi)信號B=1報(bào)警控制信號F=1一個(gè)函數(shù)（結(jié)果）3.3.1由設(shè)計(jì)要求列真值表紫外光感探測器發(fā)出火災(zāi)信號C=1煙感探測器發(fā)出火災(zāi)信號A=1溫感探測器發(fā)出火災(zāi)信號B=1當(dāng)兩種或兩種以上的探測器發(fā)出火災(zāi)探測信號時(shí)，報(bào)警系統(tǒng)才產(chǎn)生報(bào)警控制信號。報(bào)警控制信號F=111100001通常按自然二進(jìn)制碼的規(guī)律排列3.3.2、邏輯函數(shù)的兩級門實(shí)現(xiàn)雙軌入時(shí)，一般采用兩級與非門或兩級或非門電路來實(shí)現(xiàn)。實(shí)際中可以根據(jù)現(xiàn)有器件情況和電路的復(fù)雜程度來選擇是用與非門還是用或非門。1、兩級與非門電路的實(shí)現(xiàn)要求直接根據(jù)最簡與或式畫邏輯電路圖最簡與或表達(dá)式最簡與非-與非表達(dá)式1、兩級與非門電路的實(shí)現(xiàn)例3.3.2例3-5：試用兩級與非門實(shí)現(xiàn)下面的函數(shù)：F（A，B，C，D）=∑m（0，1，4，5，8，9，10，11，14，15）作函數(shù)的卡諾圖，化簡函數(shù)為最簡與或式，畫出電路圖。解：00011110000111101110111000110011ABCD&&&&2、兩級或非門電路的實(shí)現(xiàn)由函數(shù)的最簡或與表達(dá)式求出最簡或非—或非表達(dá)式直接根據(jù)最簡或與式畫邏輯電路圖最簡或與表達(dá)式2、兩級或非門電路的實(shí)現(xiàn)例3-5：試用兩級或非門實(shí)現(xiàn)下面的函數(shù)：F（A，B，C，D）=∑m（0，1，4，5，8，9，10，11，14，15）作函數(shù)的卡諾圖，化簡函數(shù)為最簡或與式，畫出電路圖。解：或非門實(shí)現(xiàn)更簡單求或與式，圈0格。00011110000111101110111000110011ABCD3.3.3邏輯函數(shù)的三級門實(shí)現(xiàn)輸入信號源不提供反變量，即單軌入時(shí)，組合電路如何設(shè)計(jì)？方法一：對每個(gè)輸入變量增加一個(gè)非門，產(chǎn)生所需要的反變量。缺點(diǎn)：需要的門多，不經(jīng)濟(jì)。方法二：用阻塞法進(jìn)行設(shè)計(jì)，節(jié)省器件。兩種方法都需要三級門來實(shí)現(xiàn)設(shè)計(jì)?？ㄖZ圖的運(yùn)算卡諾圖相加F1（A,B,C）=m0+m1+m4F2（A,B,C）=m1+m3+m6F=F1（A,B,C）+F2（A,B,C）=m0+m1+m3+m4+m6C010001111010101000ABC010001111000011100ABC010001111010111100AB+=方法：對應(yīng)小方格中的0、1按邏輯加的規(guī)則進(jìn)行相加?？ㄖZ圖的運(yùn)算卡諾圖相乘F1（A,B,C）=m0+m2+m3+m6F2（A,B,C）=m1+m2+m4+m6F=F1（A,B,C）·F2（A,B,C）=m2+m6C010001111011010100ABC010001111001111000ABC010001111001010000AB·=兩個(gè)序號不同的最小項(xiàng)的積為0方法：對應(yīng)小方格中的0、1按邏輯乘的規(guī)則進(jìn)行相乘?？ㄖZ圖的運(yùn)算卡諾圖的反演C010001111011000110ABC010001111000111001AB將原函數(shù)的卡諾圖中的0換成1，1換成0。FFF（A,B,C）=m0+m2+m3+m51、阻塞邏輯卡諾圖中的全0格稱為0重心?？ㄖZ圖中的全1格稱為1重心。0001111000011110ABCD0重心1重心1、阻塞邏輯0001111000011110ABCD凡是包含0重心的合并圈的積項(xiàng)都是用反變量標(biāo)注的。凡是包含1重心的合并圈的積項(xiàng)都是用原變量標(biāo)注的。ABDABCACDADACCA既不包含1重心也不包含0重心的合并圈的積項(xiàng)中既有原變量也有反變量。兩個(gè)重心都包含的圈只有一個(gè)，即恒為1。BD1、阻塞邏輯為了用與非門來實(shí)現(xiàn)只有原變量輸入的組合電路，在函數(shù)化簡時(shí)就要圍繞1重心來畫合并圈。這樣有可能不得不將0格畫入圈中，這就需要將此0格扣除，方法是用要被扣除的最小項(xiàng)的非來乘合并圈所對應(yīng)的積項(xiàng)，這就是阻塞邏輯，因?yàn)樵谄鋵?yīng)的輸入組合下值為0，禁止了積項(xiàng)的輸出，使積項(xiàng)受控制。1、阻塞邏輯C010001111000110010ABC010001111000110011ABC010001111011111110AB×=頭部因子圈尾因子圈（阻塞圈）頭部因子尾因子（阻塞因子）為使積項(xiàng)用原變量標(biāo)注而圍繞1重心畫圈時(shí)，圈入的0格的扣除，就相當(dāng)于乘以一個(gè)尾因子。阻塞邏輯就是利用扣除0格的方法，使積項(xiàng)受尾因子的控制。尾因子又叫阻塞項(xiàng)或禁止項(xiàng)。1、阻塞邏輯阻塞圈可以擴(kuò)大，對結(jié)果沒有影響。C010001111000110010ABC010001111000110011ABC010001111011111010AB×=阻塞圈的大小，主要考慮公用程度。1、阻塞邏輯阻塞圈可大可小，小可以到某個(gè)最小項(xiàng)，大可以超過頭部因子圈。為保證非號內(nèi)不再出現(xiàn)反變量，阻塞圈也應(yīng)包含1重心。大的阻塞圈可以減少變量，但阻塞圈選大還是選小，應(yīng)考慮阻塞圈的公用程度。2、用阻塞法設(shè)計(jì)三級與非電路步

驟作卡諾圖，圍繞1重心畫頭部因子圈，可以圈入0格。圍繞1重心畫阻塞圈將0格阻塞掉，阻塞圈可以包含1格，被阻塞掉的1格以后補(bǔ)上。注意阻塞圈盡可能公用。以最少的頭部因子圈和最少的阻塞圈覆蓋全部1格。寫出表達(dá)式，畫出邏輯電路圖。用阻塞法設(shè)計(jì)三級與非電路舉例例：設(shè)輸入沒有反變量，用三級與非門實(shí)現(xiàn)函數(shù)F=∑m

（3，4，5，6）C010001111000110110AB作卡諾圖畫頭部因子圈和阻塞圈檢查覆蓋所有1格否寫出表達(dá)式畫邏輯電路圖用阻塞法設(shè)計(jì)三級與非電路舉例例設(shè)輸入沒有反變量，用三級與非門實(shí)現(xiàn)函數(shù)F（A，B，C，D）=∑m（1，5，7，8，9）00011110000111100010111001000000ABCD用阻塞法設(shè)計(jì)三級與非電路例3.3.3例3.3.3：設(shè)輸入沒有反變量，用三級與非門實(shí)現(xiàn)函數(shù)F（A，B，C，D）=∑m（1，2，3，4，6，9，12，14，15）00011110000111100101101010011101ABCD3、用阻塞法設(shè)計(jì)三級或非電路例3.3.10：設(shè)輸入沒有反變量，用三級或非門實(shí)現(xiàn)函數(shù)F（A,B,C,D）=∑m（0,2,4,7,8,10,12,14,15）00011110000111101111000001011011ABCD圍繞0重心圈0格，阻塞1格。3.3.4組合電路實(shí)際設(shè)計(jì)中的幾個(gè)問題多輸出函數(shù)組合電路對應(yīng)一種輸入組合，有一組（多個(gè)）函數(shù)輸出。常見多輸出函數(shù)組合電路有編碼器、譯碼器和全加器等。多輸出函數(shù)組合電路設(shè)計(jì)追求的目標(biāo)是：總體電路最簡，而不是局部簡化。多輸出函數(shù)組合電路的設(shè)計(jì)以單輸出函數(shù)電路設(shè)計(jì)為基礎(chǔ)，考慮同一個(gè)邏輯門能為多個(gè)函數(shù)所公用，也就是利用公用項(xiàng)，以求總體電路所用門數(shù)最少，電路最簡單。1、多輸出函數(shù)的設(shè)計(jì)多輸出函數(shù)組合電路的設(shè)計(jì)舉例例：用與非門實(shí)現(xiàn)下列多輸出函數(shù)：F1（A,B,C）=∑m（0,2,3）F2（A,B,C）=∑m（3,6,7）F3（A,B,C）=∑m（3,4,5,6,7）各個(gè)函數(shù)分別化簡：C010001111011000100ABC010001111000010101ABC010001111000110111ABF1F2F3共需要7個(gè)門

多輸出函數(shù)組合電路的設(shè)計(jì)舉例C010001111011000100ABC010001111000010101ABC010001111000110111ABF1F2F3共需要6個(gè)門

多輸出函數(shù)組合電路的設(shè)計(jì)用卡諾圖分別對每個(gè)函數(shù)進(jìn)行化簡，用箭頭連線表示出所有的公用圈。從相同的最小項(xiàng)開始，試著改變?nèi)Ψ?，以求得更多的公用圈。改變?nèi)Ψǖ脑瓌t：若改變?nèi)Ψê罂側(cè)?shù)減少（不同的圈圈數(shù)減少），則一定要改圈；若改圈后總?cè)?shù)不變，則取大圈，以減少門的輸入端；若改圈后總?cè)?shù)增加，則不改圈。單個(gè)變量的圈不用改變?nèi)Ψ?。多輸出函?shù)組合電路的設(shè)計(jì)例3.3.5例3.3.5用與非門實(shí)現(xiàn)下列多輸出函數(shù)：F1（A,B,C,D）=∑m（2,4,5,10,11,13）F2（A,B,C,D）=∑m（4,10,11,12,13）F3（A,B,C,D）=∑m（2,3,7,10,11,12）F4（A,B,C,D）=∑m(0,1,4,5,8,9,10,11,12,13）如果各個(gè)函數(shù)分別化簡，不考慮邏輯門的公用，需要14個(gè)門來實(shí)現(xiàn)電路。多輸出函數(shù)組合電路的設(shè)計(jì)例3.3.500011110000111100100010100101010ABCD00011110000111100101000100100010ABCD00011110000111100001000011101010ABCD00011110000111101111111100100010ABCDF1F2F3F4單個(gè)變量的圈無須改圈多輸出函數(shù)組合電路的設(shè)計(jì)例3.3.5需5個(gè)門需2個(gè)門需3個(gè)門需1個(gè)門共需要11個(gè)門，電路如教材P64圖3.3.16所示。以上是一種傳統(tǒng)的、以門為基本單元的設(shè)計(jì)方法，在實(shí)際中還需要結(jié)合所使用的器件靈活應(yīng)用。2、采用SSI芯片時(shí)的設(shè)計(jì)設(shè)計(jì)條件：由芯片提供的門的個(gè)數(shù)和輸入端數(shù)是一定的。設(shè)計(jì)追求目標(biāo)：使用的芯片數(shù)目最少。設(shè)計(jì)注意：必須考慮輸入端的數(shù)目，化簡時(shí)有所側(cè)重，并且須將函數(shù)表達(dá)式變換成與芯片種類相適應(yīng)的形式。例3.3.6例3.3.6：試用74LS00實(shí)現(xiàn)下列函數(shù)：F（A,B,C,D）=∑m（2,3,6,7,8,9,10,11,12,13）00011110000111100011001111101110ABCD需三個(gè)二輸入與非門和一個(gè)三輸入與非門提公因子例3.3.6&&&&BCAF正好需要一片74LS003、指定門類型的設(shè)計(jì)如果設(shè)計(jì)限定必須使用某種類型的門電路，必須將函數(shù)表達(dá)式變換成與門電路類型相適應(yīng)的形式。（1）與或表達(dá)式轉(zhuǎn)為與非與非表達(dá)式例3.3.7將變?yōu)樽詈喤c非與非形式。00011110000111100001001100110011ABCD將最簡與或表達(dá)式兩次求反，再使用摩根定理。兩次求反摩根定理化簡（2）或與表達(dá)式轉(zhuǎn)為或非或非表達(dá)式將最簡或與表達(dá)式兩次求反，再使用摩根定理。例3.3.8將變?yōu)樽詈喕蚍腔蚍切问?。求對偶化簡求對偶兩次求反摩根定理?）與或表達(dá)式轉(zhuǎn)為與或非表達(dá)式方法:1、做卡諾圖，用圈0的方法先求反函數(shù)的最簡與或表達(dá)式；2、對求反，直接得到函數(shù)F的與或非表達(dá)式。例3.3.9求的與或非表達(dá)式。C010001111010101011AB（4）與或表達(dá)式轉(zhuǎn)為或與表達(dá)式（5）與或表達(dá)式轉(zhuǎn)為或非或非表達(dá)式在卡諾圖上用圈0的方法即可得到最簡或與表達(dá)式方法:先將與或表達(dá)式變?yōu)榛蚺c式，再兩次求反，用摩根定理即可轉(zhuǎn)為或非或非表達(dá)式。例3.3.10例3.3.10設(shè)輸入不提供反變量，試用一片74LS00和一片74LS386（4個(gè)2輸入異或門）實(shí)現(xiàn)全減器。1010-00111被減數(shù)A減數(shù)B差D0011110110000011全減器：考慮低位借位的減法器。101例3.3.10例3.3.10全減器電路2個(gè)異或門4個(gè)與非門需1片74LS00和1片74LS3863.3.5組合電路設(shè)計(jì)實(shí)例例3.3.11用或非門設(shè)計(jì)一個(gè)8421BCD碼的四舍五入電路。00011110000111100010110101

ABCD半加器例3.3.12半加器、全加器的設(shè)計(jì)半加器：只考慮加數(shù)和被加數(shù)，不考慮低位進(jìn)位的相加運(yùn)算，即只實(shí)現(xiàn)兩個(gè)數(shù)的相加，求得和數(shù)及向高位進(jìn)位的邏輯部件，稱為半加器。00101001半加器邏輯符號全加器用異或門及與或非門設(shè)計(jì)一位全加器1010+00111101被加數(shù)A加數(shù)B和S全加：考慮低位進(jìn)位的加法1、列真值表2、化簡和變換得到輸出表達(dá)式。全加器有2個(gè)以上1，出1。奇數(shù)個(gè)1，出1。3、畫電路圖全加器全加器的邏輯符號四位二進(jìn)制加法器C3S3S2S1S0=A3A2A1A0+B3B2B1B0例3.3.13用同或門、與非門和或非門設(shè)計(jì)一個(gè)兩位二進(jìn)制數(shù)碼比較器。3.3.5組合電路設(shè)計(jì)實(shí)例文字描述真值表化簡變換邏輯電路圖1、分析題目的文字描述，作出真值表。四個(gè)變量二進(jìn)制數(shù)A=A1A0

三個(gè)函數(shù)A>B:F1=1二進(jìn)制數(shù)B=B1B0A=B:F2=1A<B:F3=1邏輯表達(dá)式例3.3.132、作卡諾圖，化簡函數(shù)。00011110000111100111001100000001A1A0B1B0=A1B1+（A1⊙B1）A0B0例3.3.1300011110000111100000100011101100A1A0B1B000011110000111101000010000010010A1A0B1B0F2=(A1⊙B1)(A0⊙B0)F3=A1B1+（A1⊙B1）A0B0F1=A1B1+（A1⊙B1）A0B0F2=F1+F3例3.3.13F3=A1B1+（A1⊙B1）A0B0F1=A1B1+（A1⊙B1）A0B0F2=(A1⊙B1)(A0⊙B0)F2=F1+F33、畫邏輯電路圖。需與非門、或非門和同或門例3.3.13F1=A1B1+（A1⊙B1）A0B0F2=(A1⊙B1)(A0⊙B0)F3=A1B1+（A1⊙B1）A0B0高位大者一定大，高位相同，低位大者較大。高、低位相等，兩數(shù)相等。高位小者一定小，高位相同，低位小者較小。根據(jù)上述規(guī)律，可以遞推得到多位數(shù)比較的表達(dá)式。F1(A>B)=A3B3+（A3⊙B3)A2B2+(A3⊙B3)(A2⊙B2)A1B1+(A3⊙B3)(A2⊙B2)(A1⊙B1)A0B0F2(A=B)

=(A3⊙B3)(A2⊙B2)(A1⊙B1)(A0⊙B0)例3.3.14例3.3.14：試用全加器及與非門設(shè)計(jì)一個(gè)一位8421BCD碼加法器。1、分析題目，作出真值表。

九個(gè)變量被加數(shù)：A8A4A2A1

五個(gè)函數(shù)和:Y8、Y4、Y2、Y1加數(shù)：B8B4B2B1向高位的進(jìn)位：C來自低位的進(jìn)位C08421BCD碼是用四位二進(jìn)制數(shù)表示一位十進(jìn)制數(shù)，前面曾經(jīng)設(shè)計(jì)過四位二進(jìn)制加法器，在本設(shè)計(jì)中是否可以利用一下已有的四位二進(jìn)制加法器呢？例3.3.140100+001101110110+011111011000+1001100014+376+7138+917+011010011+011010111結(jié)果是BCD碼結(jié)果不是BCD碼結(jié)果不是BCD碼修正：對大于9的結(jié)果再加6問題轉(zhuǎn)變?yōu)榻o四位二進(jìn)制加法器設(shè)計(jì)加6修正電路來實(shí)現(xiàn)8421BCD碼加法器，因此要找出加6修正的規(guī)律，列寫加6修正電路的真值表。結(jié)果是BCD碼結(jié)果是BCD碼例3.3.14

五個(gè)變量二進(jìn)制加法器和：S8、S4、S2、S1

五個(gè)函數(shù)8421BCD碼和:Y8、Y4、Y2、Y1向高位的進(jìn)位C二進(jìn)制加法進(jìn)位CbC=0時(shí)無需修正，C=1時(shí)加0110修正。例3.3.14Cb=1時(shí)，C=1，Cb=0時(shí)C=∑m（10，11，12，13，14，15）用C來控制0110的加入，實(shí)現(xiàn)對S8、S4、S2、S1的修正，得到Y(jié)8、Y4、Y2、Y1。2、化簡C的表達(dá)式。00011110000111100001000100110011S8S4S2S13、畫邏輯電路圖。一位8421BCD加法器邏輯電路圖四位二進(jìn)制加法器C=1時(shí)加0110修正3.4組合邏輯電路的冒險(xiǎn)理想情況電路中的連線和邏輯門都沒有延遲。電路的多個(gè)輸入信號發(fā)生變化時(shí)都是同時(shí)瞬間完成的。實(shí)際情況信號通過邏輯門需要響應(yīng)時(shí)間。信號的變化需要一定的過渡時(shí)間。多個(gè)信號發(fā)生變化時(shí)有先后快慢的差異。冒險(xiǎn)邏輯冒險(xiǎn)功能冒險(xiǎn)不同的冒險(xiǎn)，產(chǎn)生的原因不同，消除冒險(xiǎn)的方法也不相同。3.4組合邏輯電路的冒險(xiǎn)在A從0變?yōu)?的過程中，F(xiàn)出現(xiàn)了毛刺。在組合電路中，若某一個(gè)輸入變量變化前后電路的輸出是相同的，而在輸入變量變化時(shí)可能出現(xiàn)瞬時(shí)的錯(cuò)誤輸出，這種冒險(xiǎn)稱為靜態(tài)邏輯冒險(xiǎn)。一、邏輯冒險(xiǎn)與消除方法毛刺1、邏輯冒險(xiǎn)F=AB+BC輸入從111變?yōu)?01。tpd2>tpd1+tpd3沒有毛刺tpd2<tpd1+tpd3出現(xiàn)毛刺1、邏輯冒險(xiǎn)由于邏輯門的傳輸時(shí)間具有一定的離散性，在實(shí)際中兩種情況都有可能出現(xiàn)，因此，電路存在邏輯冒險(xiǎn)現(xiàn)象。邏輯冒險(xiǎn)是由傳輸時(shí)延造成的12、邏輯冒險(xiǎn)穩(wěn)態(tài)時(shí)輸出1，輸入變化瞬間輸出0的冒險(xiǎn)，稱為偏1型冒險(xiǎn)。穩(wěn)態(tài)時(shí)輸出0，輸入變化瞬間輸出1的冒險(xiǎn)，稱為偏0型冒險(xiǎn)。2、邏輯冒險(xiǎn)的檢查與消除方法代數(shù)法卡諾圖法方法比較繁瑣，適用范圍廣，對兩級（含）以上電路都適用。注意：不能對函數(shù)進(jìn)行化簡。方法簡單，只適用于兩級電路。（1）代數(shù)法找出同時(shí)以原變量和反變量的形式出現(xiàn)在函數(shù)表達(dá)式中的變量。消去式中其余變量而只留下被研究的變量，若得到下列兩種形式，則說明存在邏輯冒險(xiǎn)現(xiàn)象。F=A+AF=A·A偏1型邏輯冒險(xiǎn)偏0型邏輯冒險(xiǎn)消去其余變量的方法：將這些變量適當(dāng)取值（積項(xiàng)取1，和項(xiàng)取0）代入式中。代數(shù)法判斷邏輯冒險(xiǎn)舉例B存在原變量和反變量。消去A、C，令A(yù)=C=1。存在偏1冒險(xiǎn)（1）代數(shù)法對應(yīng)于積之和式的兩級電路（包括與非門構(gòu)成電路），只存在偏1型邏輯冒險(xiǎn)。對應(yīng)于和之積式的兩級電路（包括或非門構(gòu)成電路），只存在偏0型邏輯冒險(xiǎn)。假設(shè)存在偏0型冒險(xiǎn)在X變化前后，F(xiàn)=0，則各個(gè)積項(xiàng)都為0，F(xiàn)1、F2、F3中含有0因子，說明所有的積項(xiàng)都不可能瞬間出1，與假設(shè)相矛盾，所以不可能存在偏0冒險(xiǎn)。（1）代數(shù)法消除邏輯冒險(xiǎn)的方法：加冗余項(xiàng)F=AB+BC=

AB+BC+AC冗余項(xiàng)不含B，A=C=1時(shí)，針對可能造成冒險(xiǎn)的變量加冗余項(xiàng)不存在邏輯冒險(xiǎn)代數(shù)法判斷邏輯冒險(xiǎn)舉例例3.4.1：試判斷下面的函數(shù)是否存在邏輯冒險(xiǎn)A、B、C、D均存在原反變量，各種情況都應(yīng)考慮到。A變量：其反變量可以從第一或第二項(xiàng)得到，首先考慮從第一項(xiàng)出A的反變量，那么就要令B=C=1，D=0。存在偏1冒險(xiǎn)加冗余項(xiàng)再考慮從第二項(xiàng)出A的反變量，那么就要令B=C=0，此時(shí)F的表達(dá)式中不會(huì)出現(xiàn)A的原變量，所以，不存在冒險(xiǎn)。代數(shù)法判斷邏輯冒險(xiǎn)舉例B變量：只可以從第三項(xiàng)得到B，令A(yù)=C=1，此時(shí)，F(xiàn)的表達(dá)式中不可能出現(xiàn)B的反變量，所以，不存在冒險(xiǎn)。C變量：只可以從第二項(xiàng)得到C的反變量，令A(yù)=B=0，此時(shí)，F(xiàn)的表達(dá)式中不可能出現(xiàn)C，所以，不存在冒險(xiǎn)。D變量：只可以從第四項(xiàng)得到D，令A(yù)=C=1，此時(shí)，F(xiàn)的表達(dá)式中不可能出現(xiàn)D的反變量，所以，不存在冒險(xiǎn)。綜上所述，只有在輸入為B=C=1，D=0，而A變化時(shí)，存在偏1型冒險(xiǎn)，因此只要加一個(gè)冗余項(xiàng)即可。（2）卡諾圖法F=AB+BCC010001111000100111AB輸入組合變化在一個(gè)合并圈內(nèi)變化時(shí)，變化量不影響相應(yīng)的合并項(xiàng)，只有變化是從一個(gè)圈到另一個(gè)圈時(shí)，變化量才會(huì)引起兩個(gè)合并項(xiàng)的變化，此時(shí)，才會(huì)產(chǎn)生冒險(xiǎn)。在只有一個(gè)變量變化的情況下，冒險(xiǎn)只能發(fā)生在兩個(gè)相鄰圈之間?？ㄖZ圖判斷法：若卡諾圖上存在相切的合并圈，則存在邏輯冒險(xiǎn)。合并圈與積項(xiàng)一一對應(yīng)（2）卡諾圖法C010001111000100111AB兩個(gè)合并圈之間存在不被同一個(gè)合并圈包含的相鄰最小項(xiàng)的關(guān)系稱為相切。相切意味著變量會(huì)以原變量和反變量的形式存在。若相切的合并圈圈的是1，就是偏1型邏輯冒險(xiǎn)；圈的是0，就是偏0型邏輯冒險(xiǎn)；消除冒險(xiǎn)的方法：加冗余圈AC例3.4.200011110000111101100100000111101ABCD從0110→1110存在邏輯冒險(xiǎn)

加冗余圈合并圈與積項(xiàng)一一對應(yīng)例3.4.2：試判斷下面的函數(shù)是否存在邏輯冒險(xiǎn)函數(shù)的最簡不一定最佳,必要的冗余,反而可使電路工作增加可靠性。卡諾圖法判斷邏輯冒險(xiǎn)舉例例3-13：將下面的函數(shù)設(shè)計(jì)為無邏輯冒險(xiǎn)的組合電路：00011110000111101000101111011100ABCD從0111→1111和0001→1001存在邏輯冒險(xiǎn)

加冗余圈BCD增加兩個(gè)門，獲得電路的穩(wěn)定性。電路如舊教材P144圖3-29所示?？ㄖZ圖法判斷邏輯冒險(xiǎn)舉例00011110000111101000101111011100ABCD例：用或非門將下面的函數(shù)設(shè)計(jì)為無邏輯冒險(xiǎn)的電路：從0100→1100存在偏0型邏輯冒險(xiǎn)。加冗余圈電路如舊教材P145圖3-30所示。多級電路的邏輯冒險(xiǎn)問題多級電路邏輯冒險(xiǎn)的判斷不能用卡諾圖法，只能用代數(shù)法，并且不能對函數(shù)式進(jìn)行化簡。例：將下面的函數(shù)設(shè)計(jì)為無邏輯冒險(xiǎn)的組合電路：四級門電路消去A、C、D，令A(yù)=C=0，D=1。偏0冒險(xiǎn)加冗余項(xiàng)3.4.2功能冒險(xiǎn)與消除方法在組合電路中，若有幾個(gè)輸入變量同時(shí)發(fā)生變化，且變化前后電路的輸出是相同的，而在輸入變量變化時(shí)可能出現(xiàn)瞬時(shí)錯(cuò)誤輸出，這種冒險(xiǎn)稱為靜態(tài)功能冒險(xiǎn)。00011110000111100101011101001101ABCD如圖所示，當(dāng)輸入從0111→1101時(shí)，變化前后輸出都是1，但A和C兩個(gè)變量不可能絕對地同時(shí)變化，總會(huì)有先后差別。若C先變，不會(huì)發(fā)生瞬時(shí)錯(cuò)誤。若A先變，會(huì)發(fā)生瞬時(shí)錯(cuò)誤。變量發(fā)生變化的先后是隨機(jī)的，因此存在冒險(xiǎn)現(xiàn)象。瞬時(shí)輸出0是由電路的功能決定的1、功能冒險(xiǎn)輸入從Ii變到Ij時(shí)產(chǎn)生功能冒險(xiǎn)的條件：2、有P個(gè)（P≥2）變量同時(shí)發(fā)生變化；1、輸入變量變化前后函數(shù)值相同。即F（Ii

）=F（Ij

）；3、由P個(gè)變量組合所構(gòu)成的2P個(gè)格，既有1又有0。例3-14：判斷下面卡諾圖所示邏輯函數(shù)，當(dāng)輸入ABCD從0110→1100，1111→1010，0011→0100，1000→1101變化時(shí)，是否存在功能冒險(xiǎn)。二、功能冒險(xiǎn)與消除方法00011110000111100111111010000101ABCD0110→1100不存在冒險(xiǎn)1111→1010存在冒險(xiǎn)0011→0100存在冒險(xiǎn)1000→1101不存在冒險(xiǎn)A、C變化B、D變化B、C、D變化功能冒險(xiǎn)是函數(shù)的邏輯功能決定的，不能在設(shè)計(jì)中消除。2、功能冒險(xiǎn)的消除方法一：加選通脈沖，此法也適用于邏輯冒險(xiǎn)。加選通脈沖出現(xiàn)時(shí)間與輸入信號變化的時(shí)間錯(cuò)開，就可以抑制任何冒險(xiǎn)脈沖的輸出。加選通脈沖后，輸出由電位信號變成了脈沖信號，有脈沖輸出時(shí)表示電路在這一拍輸出為1。毛刺毛刺2、功能冒險(xiǎn)的消除選通脈沖加入的位置和極性的確定：與非門實(shí)現(xiàn)函數(shù)F=AB+CD正極性脈沖加在第二級2、功能冒險(xiǎn)的消除或非門實(shí)現(xiàn)函數(shù)F=(A+B)(C+D)負(fù)極性脈沖加在第一級2、功能冒險(xiǎn)的消除與或非門實(shí)現(xiàn)函數(shù)負(fù)極性脈沖加在一個(gè)與門上2、功能冒險(xiǎn)的消除方法二：在對輸出波形邊沿要求不高的情況下，可以在輸出端接一個(gè)幾十到幾百皮法的濾波電容CL，濾除毛刺。在輸出端加小電容可以消除毛刺。但是輸出波形的前后沿將變壞,只適用于低速電路，在對波形要求較嚴(yán)格時(shí)，應(yīng)再加整形電路。CL3.4.4冒險(xiǎn)消除方法的比較加冗余項(xiàng)：只能消除邏輯冒險(xiǎn)，而不能消除功能冒險(xiǎn)，適用范圍有限。加取樣脈沖：對邏輯冒險(xiǎn)及功能冒險(xiǎn)都有效。目前大多數(shù)中規(guī)模集成模塊都設(shè)有使能端，可以將取樣信號作用于該端，待電路穩(wěn)定后才使輸出有效。加濾波電容：使輸出信號變壞，引起波形的上升、下降時(shí)間變長，不宜在中間級使用。3.4.4動(dòng)態(tài)冒險(xiǎn)在輸入變化前后電路的輸出不同，而在輸入信號變化瞬間，輸出不是變化一次而是變化三次或更高的奇數(shù)次，這種瞬間錯(cuò)誤稱為動(dòng)態(tài)冒險(xiǎn)。既有靜態(tài)冒險(xiǎn)，也有動(dòng)態(tài)冒險(xiǎn)。實(shí)際中，由于邏輯門延遲時(shí)間的慣性，動(dòng)態(tài)冒險(xiǎn)很少發(fā)生。存在動(dòng)態(tài)冒險(xiǎn)的電路也存在靜態(tài)冒險(xiǎn)。消除了靜態(tài)冒險(xiǎn)，動(dòng)態(tài)冒險(xiǎn)也自然消除。3.5常用的中規(guī)模組合電路與應(yīng)用二、編碼器與優(yōu)先編碼器三、譯碼器六、奇偶校驗(yàn)與可靠性編碼四、數(shù)據(jù)選擇器七、運(yùn)算電路一、集成數(shù)碼比較器五、數(shù)據(jù)分配器3.5常用的中規(guī)模組合電路與應(yīng)用中規(guī)模集成電路（MSI）和大規(guī)模集成電路（LSI）的通用性、兼容性和擴(kuò)展功能較強(qiáng)，其名稱僅代表主要用途，不是全部用途。MSI和LSI封裝在一個(gè)標(biāo)準(zhǔn)化的外殼內(nèi)，對內(nèi)部電路的了解是次要的，主要關(guān)心的是外部功能，通過查器件手冊的引腳圖、邏輯符號、功能表，了解其邏輯功能。3.5常用的中規(guī)模組合電路與應(yīng)用

利用MSI和LSI進(jìn)行邏輯設(shè)計(jì)時(shí)，邏輯設(shè)計(jì)和組件類型的選擇有密切關(guān)系，因此必須熟悉這些組件的功能和使用方法。利用MSI和LSI進(jìn)行邏輯設(shè)計(jì)時(shí)，以系統(tǒng)中芯片數(shù)目最少為技術(shù)和經(jīng)濟(jì)的最佳指標(biāo)。要求熟悉中規(guī)模組件的功能和使用方法（外部功能）。靈活使用中規(guī)模組件進(jìn)行邏輯設(shè)計(jì)。難點(diǎn)3.5.1集成數(shù)碼比較器高位大者大，高位相等看低位；功能：能對兩個(gè)相同位數(shù)的二進(jìn)制數(shù)進(jìn)行比較。四位數(shù)碼比較器74LS85輸出，高電平有效。級聯(lián)輸入比較規(guī)律四位相等看級聯(lián)。S′E′G′輸入a3為高位輸入b3為高位比較器功能表集成數(shù)碼比較器的使用1、用74LS85實(shí)現(xiàn)四位二進(jìn)制數(shù)的比較G′=S′=0，E′=11ABS′E′G′輸出集成數(shù)碼比較器的使用2、用74LS85實(shí)現(xiàn)五位二進(jìn)制數(shù)的比較高四位接數(shù)據(jù)輸入端，最低位a0接G′，b0接S′。沒有相等輸出。相等時(shí)G′=S′=0或G′=S′=1。a4a3a2a1b4b3b2b1a0b0輸出八位比較器方法一：位擴(kuò)展（串行聯(lián)接），用兩片或多片4位比較器，低位的輸出與高位的級聯(lián)輸入連接。注意：高低位的順序不能接錯(cuò)。缺點(diǎn)：比較結(jié)果要經(jīng)過兩個(gè)芯片的延遲。3、當(dāng)比較的位數(shù)超過四位（五位）時(shí)可以將兩片或多片集成四位比較器拼接使用。高位低位24位串行比較器24位串行比較器串行聯(lián)接的缺點(diǎn)：級數(shù)越多，延遲越長，比較速度越慢?！敵鯾0b1b2b3a0a1a2a3(a<b)I(a>b)(a=b)I(P<Q)(P=Q)(P>Q)010a0a1a2a3b0b1b2b3ICOMPb0b1b2b3a0a1a2a3(a<b)I(a>b)(a=b)I(P<Q)(P=Q)(P>Q)a4a5a6a7b4b5b6b7ⅡCOMPb0b1b2b3a0a1a2a3(a<b)I(a>b)(a=b)I(P<Q)(P=Q)(P>Q)a20a21a22a23b20b21b22b23VICOMPA>BA<BA=B高位低位24位并行比較器延遲：只有兩級芯片的延遲。a23(a<b)(a>b)(a=b)(P<Q)(P=Q)(P>Q)b3a3VI…b0a0V(a>b)(a=b)(a<b)a3b3a2b2a1b1a0b0b23a22b22a21b21a20b20COMP(P<Q)(P=Q)(P>Q)a19b19COMPI(a>b)(a=b)(a<b)a3b3a2b2a1b1a0b0a3b3a2b2a1b1a0b0COMP(P<Q)(P=Q)(P>Q)

1Ⅱ~Ⅴ片接法相同A<BA>BA=B四位比較器五位比較器方法二：并行連接集成數(shù)碼比較器的應(yīng)用例3.5.1用數(shù)碼比較器構(gòu)成用8421BCD碼表示的一位十進(jìn)制數(shù)的四舍五入電路。四舍五入：小于等于4時(shí)輸出為0，否則輸出為1。18421BCD碼輸入F3.5.2編碼器與優(yōu)先編碼器編碼：在數(shù)字系統(tǒng)中對所處理的信息或數(shù)據(jù)賦予二進(jìn)制代碼的過程。編碼器：完成編碼工作的數(shù)字電路。m≤2nm-n編碼器┆┆m位輸入n位輸出1、普通二—十進(jìn)制編碼器（C304）每個(gè)輸入端接收一個(gè)代表十進(jìn)制數(shù)的信號，輸出為對應(yīng)該十進(jìn)制數(shù)的二進(jìn)制編碼，8421BCD編碼器。缺點(diǎn)：任意一個(gè)時(shí)刻輸入線中只允許有一個(gè)輸入信號。2、優(yōu)先編碼器優(yōu)先編碼器允許幾個(gè)輸入端同時(shí)加上信號，電路只對其中優(yōu)先級別最高的信號進(jìn)行編碼，對級別較低的輸入信號不予理睬。8線—3線優(yōu)先編碼器74148優(yōu)先級別依次為輸入輸入低電平有效控制（使能）輸入輸出選通輸出擴(kuò)展輸出輸出為反碼2、優(yōu)先編碼器正常編碼禁止編碼擴(kuò)展輸出端控制輸入使能輸出端YS在編碼狀態(tài)下，若無有效輸入信號，則YS=0。在編碼狀態(tài)下，且有有效輸入信號時(shí)編碼輸出為反碼在禁止編碼狀態(tài)和無有效輸入信號時(shí)編碼器的功能擴(kuò)展用8-3線優(yōu)先編碼器74148擴(kuò)展成16線-4線編碼器。11111111011111110111100111011是4（0100）的反碼。

全為1，則YS1=0，片II工作，片I的輸出全為1，F(xiàn)3=1，其余編碼結(jié)果由片II的輸入決定。編碼器的功能擴(kuò)展

中只要有一個(gè)為0，則YS1=1，片II不工作，片II的輸出全為1，編碼結(jié)果由片I的輸入決定。0010是13（1101）的反碼。11110010110111111高位選通輸出與低位控制端連接實(shí)現(xiàn)優(yōu)先編碼。優(yōu)先級別依次為：優(yōu)先編碼器的應(yīng)用例3.5.2用一片74148和外加門構(gòu)成8421BCD碼編碼器。8421BCD碼編碼器需要10個(gè)輸入，4個(gè)輸出，必須利用74148的使能輸入端。A<8時(shí)，F(xiàn)3=0，編碼器正常工作。A=8或9時(shí)，F(xiàn)3=1，編碼器禁止編碼。1018421碼低三位01011001013.5.3譯碼器譯碼：編碼的逆操作，將每個(gè)代碼所代表的信息翻譯過來，還原成相應(yīng)的輸出信息。n位輸入m位輸出m≤2n譯碼器m=2nm<2n二進(jìn)制譯碼器二——十進(jìn)制譯碼器數(shù)字顯示譯碼器全譯碼器1、二進(jìn)制譯碼器二至四線譯碼器m0m1m2m3二進(jìn)制譯碼器又稱為最小項(xiàng)譯碼器。輸出高電平有效，稱為高電平譯碼。輸出低電平有效，稱為低電平譯碼。Fi=mi集成三線至八線譯碼器3—8譯碼器(74LS138)輸出低電平有效輸入輸出選通選通控制端的作用：A、抑制冒險(xiǎn)B、擴(kuò)展譯碼器的輸入變量數(shù)集成三線至八線譯碼器只要SA=0，不管其它輸入如何，電路輸出均為1，電路處于禁止?fàn)顟B(tài)。只要SB、

SC中有一個(gè)為0，不管其它輸入如何，電路也處于禁止?fàn)顟B(tài)。只有SA=1，

，電路才處于譯碼工作狀態(tài)，有效的輸出與輸入的二進(jìn)制碼相對應(yīng)。當(dāng)SA=1，時(shí)：110011111111禁止工作111101111111111譯碼器的級聯(lián)(4-16線譯碼器）兩片74LS138組成的4線－16線譯碼器高位D=0，片2被禁止，片1工作。D=1，片1被禁止，片2工作。1011禁止工作1111111100譯碼器的級聯(lián)同名數(shù)據(jù)端相連作為低位數(shù)據(jù)輸入端，高位數(shù)據(jù)從選通端輸入，保證每次只有一片工作，其余都被禁止。級聯(lián)方法根據(jù)輸出線數(shù)決定所需要的芯片數(shù)。例3.5.4用74LS138組成6線－64線譯碼器根據(jù)輸出線數(shù)需要8個(gè)芯片，但輸入線不夠，所以再加一片譯碼器對高三位譯碼，其8個(gè)輸出分別控制其余8片譯碼器的使能端，選擇其中的一片工作。譯碼器的級聯(lián)（6-64線譯碼器）1-8片的連接方法相同。0001110111111101111111111111110000101111111011111111111111110譯碼器的應(yīng)用1、用作地址譯碼器或指令譯碼器。2、作數(shù)據(jù)分配器。1A2A1A0=000A2A1A0=001A2A1A0=111在相應(yīng)的組合下輸入為地址代碼輸出為存儲單元的地址。D選中哪一路，輸入數(shù)據(jù)D就送到哪一路，其余路保持為1。譯碼器的應(yīng)用3、用譯碼器加上門電路可以實(shí)現(xiàn)任意的邏輯函數(shù)。譯碼器的輸出與最小項(xiàng)（或最小項(xiàng)的非）相對應(yīng)。例：用譯碼器和邏輯門實(shí)現(xiàn)函數(shù)F=∑m（0，3，4，7）。方法：低電平譯碼加與非門，高電平譯碼加或門。SA=1F=m0+m3+m4+m7正常工作狀態(tài)譯碼器的應(yīng)用例：用譯碼器和邏輯門實(shí)現(xiàn)全加器。Si=∑m（1、2、4、7）Ci=∑m（3、5、6、7）用譯碼器和邏輯門實(shí)現(xiàn)邏輯函數(shù)，方法簡單，無須化簡，電路工作可靠。正常工作狀態(tài)2、二—十進(jìn)制譯碼器C301BCD十進(jìn)制譯碼器可以用作三八譯碼器高電平譯碼不用D=0時(shí)，f0~f7有一個(gè)輸出；D=1時(shí)，f0~f7全為0，禁止態(tài)，無有效信號輸出。使能端03、數(shù)字顯示譯碼器8421BCD碼常用的顯示器件有發(fā)光二極管、數(shù)碼管和液晶顯示器等111111110000000高電平亮低電平亮譯碼結(jié)果，可驅(qū)動(dòng)相應(yīng)的顯示器件顯示正確的數(shù)字。共陽極數(shù)碼管共陰極數(shù)碼管譯碼驅(qū)動(dòng)電路74LS48D、C、B、A：BCD碼輸入信號。a～g：譯碼輸出，高電平有效。試燈信號滅零輸入信號熄滅信號/滅零輸出信號譯碼驅(qū)動(dòng)電路74LS48試燈信號輸入七段全亮滅零輸入信號熄滅信號輸入七段全滅不顯示數(shù)字0滅零輸出信號數(shù)字顯示系統(tǒng)連接圖不顯示最高位和最低位的0，既顯示清晰，又減少功耗。003.1403.14000.0000.03.5.4數(shù)據(jù)選擇器數(shù)據(jù)選擇器：從多路輸入數(shù)據(jù)中選擇其中的某一路輸出，到底選擇哪一路，由當(dāng)時(shí)的地址信號決定。多輸入一輸出選擇2位地址信號在n位地址信號的控制下，可以從m≤2n路輸入信號中選擇一路輸出。數(shù)據(jù)選擇器又稱為多路選擇器，簡稱MUX。1、基本功能8選1數(shù)據(jù)選擇器74LS151使能地址輸入數(shù)據(jù)輸入互補(bǔ)輸出8選1數(shù)據(jù)選擇器74LS151Y=0，禁止?fàn)顟B(tài)。工作狀態(tài)ST=0時(shí)，Y=0。ST=1時(shí)，A2A1A0=000A2A1A0=111雙4選1數(shù)據(jù)選擇器74LS153使能端輸出端數(shù)據(jù)輸入公用地址輸入雙4選1數(shù)據(jù)選擇器74LS153Y=0，禁止?fàn)顟B(tài)。工作狀態(tài)2、功能擴(kuò)展例：試用雙四選一數(shù)據(jù)選擇器構(gòu)成八選一選擇器。（1）用一片雙四選一數(shù)據(jù)選擇器，實(shí)現(xiàn)八個(gè)輸入端。（2）用使能端形成高位地址，實(shí)現(xiàn)三位地址。A2或門0禁止工作D3~D0之一1工作禁止D7~D4之一00A2A1A0=011Y=D3A2A1A0=111Y=D716選１數(shù)據(jù)選擇器第一級分為四組，實(shí)現(xiàn)16選4第二級控制選擇第一級中的一個(gè)，實(shí)現(xiàn)４選１。00110D1D5D9D13D9A3A2A1A0=1001Y=D91001A3A2A1A0=0110D2D6D10D14D6Y=D664選1數(shù)據(jù)選擇器D0┆

D7D56┆

D63A2A1A0A5A4A3F189A=001000001000D0D8D56D82、數(shù)據(jù)選擇器的應(yīng)用（1）并—串轉(zhuǎn)換電路將并行輸入的數(shù)據(jù)轉(zhuǎn)換成按時(shí)間前后排列成一串的串行信號輸出。并行數(shù)據(jù)輸入02、數(shù)據(jù)選擇器的應(yīng)用（2）實(shí)現(xiàn)邏輯函數(shù)數(shù)據(jù)選擇器正常工作時(shí)的輸出表達(dá)式為：mi為地址變量組合所對應(yīng)的最小項(xiàng)。Di相當(dāng)于最小項(xiàng)表達(dá)式中的系數(shù)。Di=1，則與之對應(yīng)的最小項(xiàng)被列入函數(shù)式中，Di=0，則函數(shù)式將不包含與之對應(yīng)的最小項(xiàng)。將函數(shù)的輸入變量加在數(shù)據(jù)選擇器的地址輸入端上，在數(shù)據(jù)輸入端加上適當(dāng)?shù)?、1值就可以實(shí)現(xiàn)組合邏輯函數(shù)。用數(shù)據(jù)選擇器實(shí)現(xiàn)函數(shù)例：用８選１數(shù)據(jù)選擇器實(shí)現(xiàn)三變量的奇檢驗(yàn)電路。ＣＢＡ１Ｆ變量數(shù)＝地址端數(shù)時(shí)，根據(jù)函數(shù)的最小項(xiàng)表達(dá)式確定Ｄi的值。注意：使能端和變量高低位的接法。用數(shù)據(jù)選擇器實(shí)現(xiàn)函數(shù)若變量數(shù)<地址端數(shù)，則使用低位地址端和低位數(shù)據(jù)端，不用的地址端和數(shù)據(jù)端接地。例：用８選１數(shù)據(jù)選擇器實(shí)現(xiàn)異或和同或邏輯。ＢＡ１Ｆ1Ｆ2用數(shù)據(jù)選擇器實(shí)現(xiàn)函數(shù)若變量數(shù)>地址端數(shù)，則多出來的變量要從數(shù)據(jù)端輸入，因此數(shù)據(jù)輸入Di將不再是簡單的0或1，而是多出來的變量的函數(shù)。例：用４選１數(shù)據(jù)選擇器實(shí)現(xiàn)三變量的奇檢驗(yàn)電路。選ＡＢ作地址對比數(shù)據(jù)選擇器的輸出函數(shù)表達(dá)式用數(shù)據(jù)選擇器實(shí)現(xiàn)函數(shù)ＢＡＣＦ當(dāng)Ｄi的函數(shù)較復(fù)雜時(shí)，可以用卡諾圖法進(jìn)行設(shè)計(jì)。C01000111100

１10

１

００1AB根據(jù)地址變量的組合將原卡諾圖畫分為４個(gè)子卡諾圖，在子卡諾圖中劃合并圈。又叫降維卡諾圖m０m１m３m２Ｄ２Ｄ０Ｄ１Ｄ３用數(shù)據(jù)選擇器實(shí)現(xiàn)函數(shù)選擇地址變量的方法１、選函數(shù)中出現(xiàn)次數(shù)最多的變量。２、先假設(shè)一種選法，在卡諾圖上看一下子卡諾圖的情況再?zèng)Q定。例：用４選１數(shù)據(jù)選擇器實(shí)現(xiàn)下面的函數(shù)：Ａ出現(xiàn)１次，Ｂ出現(xiàn)３次，Ｃ出現(xiàn)４次，Ｄ出現(xiàn)３次。地址變量可以選ＢＣ或ＣＤ。下面來比較地址變量選擇ＡＢ和ＢＣ的設(shè)計(jì)結(jié)果。用數(shù)據(jù)選擇器實(shí)現(xiàn)函數(shù)選擇ＡＢ作地址變量0001111000011110０１０１１０1０００１１１０１１ABCDＤ２Ｄ０Ｄ１Ｄ３３個(gè)與非門２個(gè)與非門電路如舊教材P177圖3-58所示共需要５個(gè)與非門畫卡諾圖劃分子卡諾圖在子卡諾圖中畫合并圈寫Ｄi的表達(dá)式畫邏輯電路圖0001111000011110０１０１１０1０００１１１０１１ABCD用數(shù)據(jù)選擇器實(shí)現(xiàn)函數(shù)選擇ＢＣ作地址變量Ｄ２Ｄ０Ｄ１Ｄ３ＣＢＤＦＡ只需一個(gè)與非門選擇合適的地址變量，得到最簡單經(jīng)濟(jì)的設(shè)計(jì)方案。3.5.5數(shù)據(jù)分配器數(shù)據(jù)分配器是一路輸入多路輸出的邏輯部件，到底從哪一路輸出，由當(dāng)時(shí)的地址控制信號決定。一輸入多輸出分配２位地址雙１線至４線數(shù)據(jù)分配器74LS155數(shù)據(jù)分配器的功能擴(kuò)展可以利用使能端進(jìn)行擴(kuò)展。輸出DA2禁止工作A0A1001D111工作禁止D1線至8線數(shù)據(jù)分配器數(shù)據(jù)分配器的應(yīng)用數(shù)據(jù)分配器的數(shù)據(jù)端接地就成為譯碼器。譯碼器數(shù)據(jù)分配器使能端作D數(shù)據(jù)端接地1、作譯碼器00002、多路數(shù)據(jù)傳輸發(fā)送端，并—串接收端，串—并000D0D0011D3D3111D7D7收發(fā)兩端的地址必須嚴(yán)格同步3.5.6奇偶校驗(yàn)與可靠性編碼在數(shù)碼的傳送和存儲過程中，由于存在干擾，數(shù)碼可能發(fā)生差錯(cuò)。發(fā)現(xiàn)這些錯(cuò)誤并將它們進(jìn)行糾正，這就是糾錯(cuò)技術(shù)。1、奇偶校驗(yàn)碼2、漢明碼1、奇偶校驗(yàn)碼奇偶校驗(yàn)碼=原信息碼+校驗(yàn)位監(jiān)督碼元奇偶校驗(yàn)碼奇校驗(yàn)碼：碼字（包含監(jiān)督碼元）中1的個(gè)數(shù)為奇數(shù)。若原信息碼中的1的個(gè)數(shù)為奇數(shù)，則校驗(yàn)位為0，否則為1。偶校驗(yàn)碼：碼字（包含監(jiān)督碼元）中1的個(gè)數(shù)為偶數(shù)。若原信息碼中的1的個(gè)數(shù)為偶數(shù)，則校驗(yàn)位為0，否則為1。8421奇偶校驗(yàn)碼奇偶校驗(yàn)器74LS280異或門的功能：奇數(shù)個(gè)1的連續(xù)異或運(yùn)算其結(jié)果為1；

偶數(shù)個(gè)1的連續(xù)異或運(yùn)算其結(jié)果為0。I0~I8中有奇數(shù)個(gè)1，則FOD=1，F(xiàn)EV=0。I0~I8中有偶數(shù)個(gè)1，則FOD=0，F(xiàn)EV=1。具有奇偶校驗(yàn)的數(shù)據(jù)傳輸發(fā)送端發(fā)送奇校驗(yàn)碼，接收端對接收到的碼組進(jìn)行奇校驗(yàn)，若FEV=0則傳輸正確，反之則傳輸錯(cuò)誤。8位信息碼奇偶校驗(yàn)的缺點(diǎn)1、只能檢測出1位錯(cuò)，不能檢測兩位同時(shí)出錯(cuò)的情況。2、只能檢測出有1位錯(cuò)，但不能確定是哪一位的錯(cuò)，因此不能糾錯(cuò)。兩位同時(shí)出錯(cuò)的概率很小。2、漢明碼漢明碼是多重的奇偶校驗(yàn)碼，是一種既具有檢錯(cuò)功能，又具有糾錯(cuò)功能的可靠性編碼。漢明碼有很多種，以8421漢明碼為例來說明漢明碼的編碼和檢錯(cuò)糾錯(cuò)原理。8421漢明碼=四位8421信息碼+三位校驗(yàn)位七位I1~I4P1~P3校驗(yàn)位的位置在2i（i=0、1、2）碼位上，即在第1、2、4位。2、漢明碼漢明碼的位序7654321P3P2P1I1I3I2I4校驗(yàn)位的編碼方法：分組進(jìn)行奇偶校驗(yàn)。I4I4I4I3I3I2I2P3I1I1P2P1在位序號所對應(yīng)的二進(jìn)制碼為1的位置填寫位序號對應(yīng)的碼元。2、漢明碼I4I4I4I3I3I2I2P3I1I1P2P18421漢明碼漢明碼的校驗(yàn)若S3S2S1=000，則傳輸正確。I4I3I2P3

I1P2P12、漢明碼若傳輸中有一位出現(xiàn)錯(cuò)誤，就由S3S2S1所構(gòu)成的二進(jìn)制數(shù)指出錯(cuò)誤位的序號。I4I4I4I3I3I2I2P3I1I1P2P1S3S2S1=001P1錯(cuò)S3S2S1=010P2錯(cuò)S3S2S1=011I1錯(cuò)S3S2S1=111I4錯(cuò)……