第3章80X86微處理器及其體系結(jié)構(gòu)1

第3章80X86微處理器及其體系結(jié)構(gòu)本章主要教學(xué)內(nèi)容8086微處理器的基本性能指標(biāo)、組成及其寄存器結(jié)構(gòu)

8086微處理器的外部引腳特性

8086微處理器的存儲器和I/O組織8086的時(shí)鐘和總線概念及其最小/最大工作方式80286、80386、80486等高檔微處理器

教學(xué)目的：使學(xué)生掌握80X86微處理器的基本使用

教學(xué)重點(diǎn)：8086微處理器的組成及其寄存器結(jié)構(gòu)；

8086微處理器的存儲器和I/O組織

教學(xué)難點(diǎn)：8086微處理器的存儲器和I/O組織3.18086的結(jié)構(gòu)特點(diǎn)3.1.1CPU3.1.2寄存器組3.1.3外部引腳及功能3.28086CPU的工作時(shí)序3.2.1基本時(shí)序3.2.2最小模式3.2.3最大模式第3章8086微處理器3.380x86微處理器及其發(fā)展3.3.180286微處理器 3.3.280386微處理器 3.3.380486微處理器3.3.4Pentium微處理器3.18086微處理器的內(nèi)部結(jié)構(gòu)特點(diǎn)

微型計(jì)算機(jī)是由具有不同功能的一些部件組成的，包含運(yùn)算器和控制器電路的大規(guī)模集成電路，稱為“微處理器”，又稱“中央處理器（CPU）”，其職能是執(zhí)行算術(shù)/邏輯運(yùn)算，并負(fù)責(zé)控制整個(gè)計(jì)算機(jī)系統(tǒng)，使之能自動協(xié)調(diào)地完成各種操作?；拘阅苤笜?biāo)16位微處理器；采用高速運(yùn)算性能的HMOS工藝制造，芯片上集成了2.9萬只晶體管；使用單一的+5V電源，40條引腳雙列直插式封裝；時(shí)鐘頻率為5MHz~10MHz，基本指令執(zhí)行時(shí)間為0.3ms~0.6ms16根數(shù)據(jù)線和20根地址線，可尋址的地址空間達(dá)1MB8086可以和浮點(diǎn)運(yùn)算器、I/O處理器或其他處理器組成多處理器系統(tǒng)，從而極大地提高了系統(tǒng)的數(shù)據(jù)吞吐能力和數(shù)據(jù)處理能力。3.18086的結(jié)構(gòu)特點(diǎn)

教學(xué)進(jìn)程3.1.1CPUCPU的基本結(jié)構(gòu)地址加法器ALUSI暫存器FLAGEU控制電路123456ESSSDSCSIP總線控制邏輯20位地址總線16位數(shù)據(jù)總線CPU總線指令流隊(duì)列16位內(nèi)部總線8位總線接口單元BIU執(zhí)行單元EUDIBPSPBHBL BXAHALAXDHDL

DXCHCLCX通用寄存器段寄存器內(nèi)部通用寄存器總線接口單元BIU負(fù)責(zé)與存儲器接口，它由段寄存器、指令指針寄存器、指令流隊(duì)列、地址加法器以及總線控制邏輯組成。主要負(fù)責(zé)CPU與存儲器之間的信息傳送。執(zhí)行單元EU

負(fù)責(zé)執(zhí)行指令。由算術(shù)邏輯單元（ArithmeticLogicUnit，ALU）、通用寄存器組、16位標(biāo)志寄存器（FLAGS）、EU控制電路等組成。ALU是計(jì)算機(jī)的運(yùn)算器

3.1.1CPU3.18086的結(jié)構(gòu)特點(diǎn)教學(xué)進(jìn)程3.1.2寄存器組段寄存器●CS(CodeSegment，代碼段寄存器)——存放當(dāng)前程序所在段的首地址●DS(DataSegrnent，數(shù)據(jù)段寄存器)——保存當(dāng)前程序所用數(shù)據(jù)段的首地址●SS(StackSegment，堆棧段寄存器)——存放當(dāng)前程序所用堆棧段的首地址●ES(ExtraSegment附加數(shù)據(jù)段寄存器)——存放輔助數(shù)據(jù)所在段的首地址堆棧：指一段指定的內(nèi)存區(qū)域：其存取原則是“后進(jìn)先出”，即先進(jìn)棧的數(shù)據(jù)后出棧。3.18086的結(jié)構(gòu)特點(diǎn)16位寄存器(14個(gè))段寄存器(4)控制寄存器(2)通用寄存器(4)指針變址寄存器(4)教學(xué)進(jìn)程3.1.2通用寄存器——數(shù)據(jù)寄存器寄存器組●用來暫存操作數(shù)，每個(gè)寄存器可作為一個(gè)16位的寄存器使用，也可分成2個(gè)8位寄存器使用：AX→AH，ALBX→BH，BLCX→CH，CLDX→DH，DLCX(Count)：計(jì)數(shù)寄存器AX(Accumulator)：累加器BX(Base)：基址寄存器

DX(Data)：數(shù)據(jù)寄存器●習(xí)慣用法指針與變址寄存器SI(SourceIndex)源變址寄存器SP(StackPointer)堆棧指針寄存器BP(BasePointer)基址指針寄存器Dl(DestinationIndex)目的變址寄存器3.18086的結(jié)構(gòu)特點(diǎn)教學(xué)進(jìn)程表3.1通用寄存器的特定用法寄存器操作寄存器操作AX字乘，字除，字I/OCL變量移位，循環(huán)移位AL字節(jié)乘，字節(jié)除，字節(jié)I/O，查表轉(zhuǎn)換，十進(jìn)制運(yùn)算DX字乘，字除，間接I/OAH字節(jié)乘，字節(jié)除SP堆棧操作BX查表轉(zhuǎn)換SI數(shù)據(jù)串操作指令CX數(shù)據(jù)串操作指令，循環(huán)指令DI數(shù)據(jù)串操作指令3.1.2指令寄存器寄存器組●IP(InstructionPointer)：取指專用的16位地址寄存器，也稱為“程序計(jì)數(shù)器”PC(ProgramCounter)，存放下一條要執(zhí)行指令的有效地址EA（即偏移地址）?！馞R(FlagRegister)：16位的寄存器，存放狀態(tài)字PSW(Program

statusWord)，又稱狀態(tài)字寄存器。標(biāo)志寄存器●PSW定義了9個(gè)有效位，存放6個(gè)狀態(tài)標(biāo)志——表示運(yùn)算結(jié)果的特征3個(gè)控制標(biāo)志——用來控制CPU的操作

OFSFZFAFPFCFDFIFTF3.18086的結(jié)構(gòu)特點(diǎn)教學(xué)進(jìn)程表示執(zhí)行一次加法/減法運(yùn)算時(shí)產(chǎn)生了進(jìn)位/借位，當(dāng)算術(shù)運(yùn)算結(jié)果使最高位產(chǎn)生進(jìn)位或借位時(shí)，則CF＝1，否則CF＝0。CF（CarryFlag）進(jìn)位標(biāo)志1當(dāng)本次運(yùn)算結(jié)果中的低8位含“1”個(gè)數(shù)為偶數(shù)時(shí)，PF＝1，為奇數(shù)時(shí)PF＝0。PF（ParityFlag）奇偶校驗(yàn)標(biāo)志

2若本次運(yùn)算結(jié)果為0時(shí)，ZF＝1，否則，ZF＝0。AF（AuxiliaryCarryFlag）輔助進(jìn)位標(biāo)志3ZF（ZeroFlag）零標(biāo)志4本次運(yùn)算中若第3位向第4位有進(jìn)位或借位時(shí)，AF＝1，否則，AF＝0。

若本次運(yùn)算結(jié)果的最高位為1，則SF＝1，否則，SF＝0SF（SignFlag）符號標(biāo)志

5當(dāng)帶符號數(shù)運(yùn)算結(jié)果產(chǎn)生溢出時(shí)，OF＝1。OF（OverflowFlag）溢出標(biāo)志63.18086的結(jié)構(gòu)特點(diǎn)標(biāo)志寄存器教學(xué)進(jìn)程3.1.2寄存器組標(biāo)志寄存器●PSW定義了9個(gè)有效位，存放6個(gè)狀態(tài)標(biāo)志——表示運(yùn)算結(jié)果的特征3個(gè)控制標(biāo)志——用來控制CPU的操作

OFSFZFAFPFCFDFIFTF3.18086的結(jié)構(gòu)特點(diǎn)教學(xué)進(jìn)程DF（DirectionFlag）方向標(biāo)志1IF（Interrupt-EnableFlag）中斷允許標(biāo)志

2TF（TrapFlag）陷阱標(biāo)志或單步操作標(biāo)志3位為程序方便而設(shè)，TF＝1，CPU處于單步工作，TF＝0，CPU正常運(yùn)行用于控制字符串操作指令的進(jìn)步方向。DF=1，遞減的順序按從高到低地址

DF=0，遞減的順序按從高到低地址控制可屏蔽中斷標(biāo)志。IF=1，允許CPU接受外部從INTR引腳上發(fā)來的中斷IF=0，CPU禁止接受可屏蔽中斷，但不影響NMI，CPU內(nèi)部中斷3.1.3外部引腳及功能基本概念●有效電平

——指引腳起作用時(shí)的邏輯電平。有些信號是低電平有效，也稱作負(fù)邏輯，有些信號是高電平有效，也稱作正邏輯。

●三態(tài)——是指引腳除了能正常的輸入或輸出高、低電平之外，還能輸出高阻狀態(tài)。8086具有兩種工作模式：最小模式和最大模式●最大模式——又稱為多微處理器模式。

●最小模式——又稱為單微處理器模式。3.18086的結(jié)構(gòu)特點(diǎn)教學(xué)進(jìn)程8086的工作模式及引腳功能

3.1.3外部引腳及功能當(dāng)CPU工作在不同模式時(shí)，引腳具有不同的名稱和定義。但是還有部分公用引腳在不同模式下具有相同的含義。

3.18086的結(jié)構(gòu)特點(diǎn)教學(xué)進(jìn)程123456789101112131415161718192040393837363534333231302928272625242322218086CPU地AD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLK地VCC(5V)AD15AD16/S2AD17/S4AD18/S5AD19/S6BHE/S2MN/MXRDHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)M/IO(S2)DT/R(S1)DEN(SD)ALE(QSD)INTA(QS4)TESTREADYRESET8086的工作模式及引腳功能

3.1.3外部引腳及功能3.18086的結(jié)構(gòu)特點(diǎn)教學(xué)進(jìn)程●公用引腳的含義3.1.3外部引腳及功能8086的工作模式及引腳功能教學(xué)進(jìn)程引腳24～31在最小模式下的功能3.1.3外部引腳及功能●最小模式下的部分引腳含義8086的工作模式及引腳功能總線保持響應(yīng)信號輸出，高電平有效

HLDA總線保持請求信號輸入，高電平有效

HOLD寫信號輸出，三態(tài)

WR

輸入/輸出/存儲器控制信號，三態(tài)

M/IO數(shù)據(jù)傳送方向控制信號，三態(tài)。用于確定數(shù)據(jù)傳送的方向

DT/R數(shù)據(jù)允許信號，三態(tài)，低電平有效

DEN地址鎖存允許信號，三態(tài)輸出，高電平有效

ALE為中斷響應(yīng)輸出端INTA功能引腳教學(xué)進(jìn)程●最大模式下的部分引腳含義3.1.3外部引腳及功能8086的工作模式及引腳功能當(dāng)MN/MX引腳為低電平時(shí)，8086工作在最大模式下

總線請求/總線響應(yīng)信號引腳。每一個(gè)引腳都具有雙向功能，既是總線請求輸入，也是總線響應(yīng)輸出總線封鎖信號輸出，低電平有指令流隊(duì)列狀態(tài)輸出總線周期狀態(tài)信號輸出，低電平有效，三態(tài)功能引腳RQ/GT!RQ/

GT0S2,S1,S0QS1QS0LOCK教學(xué)進(jìn)程

存儲器空間與存儲器結(jié)構(gòu)

存儲器是按字節(jié)進(jìn)行組織的，兩個(gè)相鄰的字節(jié)被稱為一個(gè)“字”。存放的信息若是以字節(jié)（8位）為單位的，將在存儲器中按順序排列存放；若存放的數(shù)據(jù)為一個(gè)字（16位）時(shí)，則將每一個(gè)字的低字節(jié)（低8位）存放在低地址中，高字節(jié)（高8位）存放在高地址中，并以低地址作為該字的地址。在組成與8086CPU連接的存儲器時(shí)，1M字節(jié)的存儲空間實(shí)際上被分成兩個(gè)512字節(jié)的存儲體，分別叫高位庫和低位庫。低位庫固定與8086CPU的低位字節(jié)數(shù)據(jù)線D7~D0相連，因此又可稱它為低字節(jié)存儲體，該存儲體中的每個(gè)地址均為偶地址。高位庫與8086CPU的高位字節(jié)數(shù)據(jù)線D15~D8相連，因此又稱它為高字節(jié)存儲體，該存儲體中的每個(gè)地址均為奇地址，如下圖所示。

3.28086CPU的存儲器和I/O組織3.2.1存儲器的組織8086存儲器的分體結(jié)構(gòu)

BHE和A0的控制作用

存儲器分段

∶

∶

∶

∶

00000H

圖3-10存儲器分段示意圖

邏輯段1起點(diǎn)

邏輯段2起點(diǎn)

邏輯段3起點(diǎn)

邏輯段4起點(diǎn)

FFFFFH

邏輯段1

≤64KB

邏輯段2

≤64KB

邏輯段3

≤64KB

邏輯段4

≤64KB

使用段寄存器的優(yōu)點(diǎn)參加教材P68邏輯地址（LA）和物理地址（PA）

物理地址：就是存儲器的實(shí)際地址，它是指CPU和存儲器進(jìn)行數(shù)據(jù)交換時(shí)所使用的地址（20位）。邏輯地址：是在程序中使用的地址，它由段地址和偏移地址兩部分組成（16位）。邏輯地址的表示形式為“段地址∶偏移地址”。物理地址=段地址×10H＋偏移地址

各種訪問存儲器的段地址和偏移地址表參見教材P69專用和保留的存儲器單元

專用和保留的存儲器單元

IBM公司遵照規(guī)定：00000H-003FF(1KB)中斷向量表B0000H-B0FFFH(4KB)單色顯示器視頻緩沖區(qū)B8000H-BBFFFH(16KB)彩色顯示器視頻緩沖區(qū)FFFF0H-FFFFFH(16KB)系統(tǒng)復(fù)位啟動統(tǒng)一編址

又稱“存儲器映射方式”。在這種編址方式下，I/O端口地址置于1MB的存儲器空間中，在整個(gè)存儲空間中劃出一部分空間給外設(shè)端口，端口和存儲單元統(tǒng)一編址。優(yōu)點(diǎn)：無需專門的I/O指令，對端口操作的指令類型多，從而簡化了指令系統(tǒng)的設(shè)計(jì)。缺點(diǎn)：端口占用存儲器的地址空間，使存儲器容量更加緊張，同時(shí)端口指令的長度增加，執(zhí)行時(shí)間較長，端口地址譯碼器較復(fù)雜。3.28086CPU的存儲器和I/O組織3.2.1I/O端口的組織獨(dú)立編址

又稱“I/O映射方式”。這種方式的端口單獨(dú)編址構(gòu)成一個(gè)I/O空間，不占用存儲器地址空間。優(yōu)點(diǎn)：端口所需的地址線較少，地址譯碼器較簡單，采用專用的I/O指令，端口操作指令執(zhí)行時(shí)間少，指令長度短。缺點(diǎn)：輸入輸出指令類別少，一般只能進(jìn)行傳送操作。3.28086CPU的存儲器和I/O組織3.2.1I/O端口的組織3.38086CPU的總線周期和工作時(shí)序

●總線操作主要有：存儲器讀和I/O讀操作、存儲器寫和I/O寫操作、

中斷響應(yīng)操作、總線請求等。

●

CPU的時(shí)序分為兩種：時(shí)鐘周期和總線周期。●CPU通過總線對存儲器或I/O接口進(jìn)行一次訪問所需的時(shí)間叫做

一個(gè)總線周期，一條指令的執(zhí)行需要若干個(gè)總線周期才能完成。

而一個(gè)總線周期又由若干個(gè)時(shí)鐘周期構(gòu)成。

●典型的總線周期如圖：

3.3.1基本時(shí)序總線周期總線周期地址緩存數(shù)據(jù)地址緩存數(shù)據(jù)T1T2T3T4T1T2T3TWT4教學(xué)進(jìn)程3.38086CPU的工作時(shí)序

●8086的數(shù)據(jù)總線和部分地址總線是分時(shí)復(fù)用的。在一個(gè)總線周期內(nèi)，先利用總線傳送地址，將地址鎖存后，再利用同一總線傳送數(shù)據(jù)。

●在兩個(gè)總線周期之間，有時(shí)可能會出現(xiàn)一些總線上沒有信息傳送的時(shí)鐘周期，此時(shí)的總線狀態(tài)稱為空閑狀態(tài)。

3.3.1基本時(shí)序教學(xué)進(jìn)程●3.3.2最小模式8086在最小模式下的系統(tǒng)構(gòu)成1.工作電路3.38086CPU的工作時(shí)序

CPU的20根地址信號線通過3片8282鎖存器與系統(tǒng)的地址總線相連。16位數(shù)據(jù)線通過兩片8286雙向總線驅(qū)動器連接到系統(tǒng)的數(shù)據(jù)總線上。小系統(tǒng)所需的全部控制信號由CPU直接產(chǎn)生，可直接接入總線。教學(xué)進(jìn)程最小模式下一個(gè)讀總線周期包括4－5個(gè)T狀態(tài)，即T1?T4、TW：

3.38086CPU的工作時(shí)序

●

2.3.3.2最小模式讀總線周期CLKA19S0~A16S3BHES7AD15~AD0ALEM/IORDDT/RDENT1T2T3T4A19~A16BHES7~S3數(shù)據(jù)輸入地址輸出高電平為讀存儲器狀態(tài)，低電平為讀I/O接口狀態(tài)●T1狀態(tài)T1信號之前，M/IO信號應(yīng)該已生效。若M/IO＝1，讀內(nèi)存；若M/IO＝0，讀I/O端口。地址線有效，A19～A16、AD15～AD0輸出地址信號，并維持一個(gè)時(shí)鐘周期。教學(xué)進(jìn)程CLKA19S0~A16S3BHES7AD15~AD0ALEM/IORDDT/RDENT1T2T3T4A19~A16BHES7~S3數(shù)據(jù)輸入地址輸出高電平為讀存儲器狀態(tài)，低電平為讀I/O接口狀態(tài)●3.3.2最小模式T1狀態(tài)2.讀總線周期當(dāng)系統(tǒng)接有總線驅(qū)動器時(shí)，DT/R信號應(yīng)為低電平，表明現(xiàn)在為讀總線周期，即接收數(shù)據(jù)。ALE有效，輸出一個(gè)正脈沖。其下降沿將地址鎖存入地址鎖存器。BHE信號指示高8位數(shù)據(jù)線上信息是否有效，如BHE＝1，高8位數(shù)據(jù)無效，若BHE＝0，則高8位數(shù)據(jù)有效。教學(xué)進(jìn)程CLKA19S0~A16S3BHES7AD15~AD0ALEM/IORDDT/RDENT1T2T3T4A19~A16BHES7~S3數(shù)據(jù)輸入地址輸出高電平為讀存儲器狀態(tài)，低電平為讀I/O接口狀態(tài)●3.3.2最小模式T2狀態(tài)2.讀總線周期RD信號降為低電平，進(jìn)入有效狀態(tài)，使內(nèi)存或I/O端口將選中的數(shù)據(jù)送入數(shù)據(jù)總線。地址信號消失。地址/數(shù)據(jù)復(fù)用總線AD15?AD0進(jìn)入高阻狀態(tài)，A19?A16及BHE線上輸出狀態(tài)為S7?S3。DEN信號降為低電平進(jìn)入有效狀態(tài)，使數(shù)據(jù)總線驅(qū)動器收發(fā)使能。教學(xué)進(jìn)程CLKA19S0~A16S3BHES7AD15~AD0ALEM/IORDDT/RDENT1T2T3T4A19~A16BHES7~S3數(shù)據(jù)輸入地址輸出高電平為讀存儲器狀態(tài)，低電平為讀I/O接口狀態(tài)●3.3.2最小模式T3狀態(tài)2.讀總線周期地址/數(shù)據(jù)復(fù)用總線AD15?AD0作為數(shù)據(jù)總線，接收內(nèi)存或I/O接口送入的數(shù)據(jù)，CPU準(zhǔn)備讀入數(shù)據(jù)。在下降沿，CPU查詢READY引腳信號，若READY為高電平，T3狀態(tài)結(jié)束后直接進(jìn)入T4狀態(tài)。教學(xué)進(jìn)程●教學(xué)進(jìn)程3.3.2最小模式TW狀態(tài)2.讀總線周期T3狀態(tài)在下降沿，CPU查詢READY引腳信號，若READY外設(shè)速度較慢，不能在基本總線周期內(nèi)完成數(shù)據(jù)傳送工作，則在T3前沿產(chǎn)生一個(gè)READY低電平信號，若在T3前沿查到信號為低電平，則在T3狀態(tài)后插入一個(gè)等待狀態(tài)TW，在TW前沿查詢READY信號，若仍為低電平，則繼續(xù)插入TW，否則結(jié)束等待狀態(tài)，進(jìn)入T4?！馮4狀態(tài)在本狀態(tài)前沿，CPU讀入數(shù)據(jù)，完成讀總線周期。RD、DT/R、DEN等信號變?yōu)闊o效，所有三態(tài)總線變?yōu)楦咦锠顟B(tài)。在本狀態(tài)前沿，CPU讀入數(shù)據(jù)，完成讀總線周期。RD、DT/R、DEN等信號變?yōu)闊o效，所有三態(tài)總線變?yōu)楦咦锠顟B(tài)。教學(xué)進(jìn)程3.3.2一個(gè)寫總線周期同讀總線周期一樣，時(shí)序圖如下：3.38086CPU的工作時(shí)序

CLKA19S0~A16S3BHES7AD15~AD0ALEM/IOWRDT/RDENT1T2T3T4A19~A16BHES7~S3數(shù)據(jù)輸入地址輸出高電平為讀存儲器狀態(tài)，低電平為讀I/O接口狀態(tài)●

3.最小模式寫總線周期教學(xué)進(jìn)程教學(xué)進(jìn)程3.480x86微處理器及其發(fā)展80286微處理器為16位微處理器。對外具有68根引腳，為4列直插式封裝，時(shí)鐘頻率8MHz～10MHz。3.4.180286微處理器●主要性能80286CPU與8086相比，主要具有如下幾個(gè)特點(diǎn):①80286CPU有24位地址線、16位數(shù)據(jù)線，且地址與數(shù)據(jù)線不再復(fù)用。②對8086向上兼容。具有8086/8088CPU的全部功能。③首次具備虛擬存儲器管理功能。教學(xué)進(jìn)程教學(xué)進(jìn)程80286微處理器80286CPU的內(nèi)部執(zhí)行部件包括：執(zhí)行單元EU、地址單元（AddresUnit，AU）、指令單元（IstructionUnit，IU）和總線接口單元BIU。3.4.13.480x86微處理器及其發(fā)展●內(nèi)部結(jié)構(gòu)24位物理地址16位偏移量或數(shù)據(jù)24位地址總線16位數(shù)據(jù)總線存儲器操作請求指令單元IU總線接口單元BIU執(zhí)行單元EU通用寄存器組ALU標(biāo)志寄存器控制電路指令譯碼器譯碼的指令隊(duì)列物理地址發(fā)生器段寄存器段描述符Cache總線接口電路預(yù)取器指令預(yù)取隊(duì)列地址單元AU教學(xué)進(jìn)程教學(xué)進(jìn)程總線接口單元（BIU）:負(fù)責(zé)處理CPU與系統(tǒng)總線之間的數(shù)據(jù)傳送，包括總線接口電路預(yù)取器和6個(gè)字節(jié)的指令預(yù)取隊(duì)列。指令單元（IU）:包括指令譯碼器和已譯碼指令隊(duì)列。它負(fù)責(zé)將指

令預(yù)取隊(duì)列中的指令取出，送入指令譯碼器。執(zhí)行單元（EU）:單元與8086CPU中的EU大致相同,標(biāo)志寄存器與

8086相比增加了兩個(gè)標(biāo)志IOPL和NT。地址單元（AU）：包括物理地址發(fā)生器、段寄存器、段描述符

Cache（高速緩存器）等。80286微處理器3.4.13.480x86微處理器及其發(fā)展●內(nèi)部結(jié)構(gòu)（續(xù)）教學(xué)進(jìn)程教學(xué)進(jìn)程具體體現(xiàn)在以下幾個(gè)方面：從16位寄存器發(fā)展為32位寄存器；

地址寄存器也發(fā)展為32位，可尋址的地址范圍達(dá)到4GB；增加了保護(hù)方式，使處理器：實(shí)地址方式和保護(hù)虛地址方式；

引入了存儲管理單元（MMU，使采用80386的操作系統(tǒng)能方便地

實(shí)現(xiàn)虛擬存儲器管理；

加了新指令（主要是保護(hù)方式的指令）。2.3.13.4.23.480x86微處理器及其發(fā)展●主要性能80386微處理器1985年，Intel公司推出了與8086/80286相兼容的高性能32位微處理器80386，標(biāo)志著微處理器從16位邁入了32位時(shí)代。教學(xué)進(jìn)程教學(xué)進(jìn)程3.4.23.480x86微處理器及其發(fā)展●80386微處理器內(nèi)部結(jié)構(gòu)MMU

加法器段Cache界限和屬性PLAALU控制內(nèi)部控制總線控制電路指令譯碼指令預(yù)取保護(hù)檢測部件

譯碼和時(shí)序控制ROM

指令譯碼器已譯碼的指令隊(duì)列

預(yù)取器/界限檢查器指令預(yù)取隊(duì)列

桶型移位寄存器ALU乘/除器寄存器組

加法器頁Cache控制和屬性PLA線性地址總線32位32位32位有效地址總線有效地址總線34位32位32位總線控制請求判優(yōu)器

地址驅(qū)動器流水線總線寬度控制MUX/收發(fā)器教學(xué)進(jìn)程教學(xué)進(jìn)程

擁有32位數(shù)據(jù)線和32位地址線，可以尋址4GB(230)的物理地址空間，

內(nèi)部寄存器與數(shù)據(jù)線都是32位，但段寄存器仍為16位。

由6個(gè)能并行操作的功能部件組成，即總線接口部件、代碼預(yù)取部件、

指令譯碼部件、存儲器管理部件、指令執(zhí)行與控制部件。

存儲器管理部件MMU由分段部件和分頁機(jī)構(gòu)組成。

在80386中除了有實(shí)地址方面外，還在保護(hù)虛地址方式下提出了一種

稱為虛擬8086的新工作模式.3.4.23.480x86微處理器及其發(fā)展●80386微處理器內(nèi)部結(jié)構(gòu)(續(xù)）教學(xué)進(jìn)程教學(xué)進(jìn)程80486微處理器在內(nèi)部結(jié)構(gòu)上，對80386微處理器進(jìn)行了一些改進(jìn),主要包括:將80386處理器的指令譯碼和執(zhí)行部件擴(kuò)展成五級流水線，進(jìn)一

步增強(qiáng)了其并行處理能力；同時(shí)還增加一個(gè)8KB高速緩存cache；在80486微處理器中，首次將浮點(diǎn)處理部件80x87FPU集成到微

處理器內(nèi)；總線接口部件更加復(fù)雜，增加了一些新的引腳。3.4.33.480x86微處理器及其發(fā)展●主要性能教學(xué)進(jìn)程教學(xué)進(jìn)程80486微處理器3.4.33.480x86微處理器及其發(fā)展●內(nèi)部結(jié)構(gòu)把Intel80386微處理器、Intel80x87FPU和片上的cache集成在一起，從功能上形成了Intel-32微處理器結(jié)構(gòu)。并行移位寄存器寄存器文件ALU描述寄存器段單元范圍仲裁用PLA高速緩存單元8KB緩存地址驅(qū)動器數(shù)據(jù)總線驅(qū)動器總線控制器TLB頁面單元A31～A2BE0～BE3D31～D0各種控制信號總線接口物理地址譯碼后指令傳遞控制128位總線線性地址總線32位數(shù)據(jù)總線32位數(shù)據(jù)總線浮點(diǎn)單元浮點(diǎn)寄存器文件控制單元微碼ROM32字節(jié)指令隊(duì)列譯碼器預(yù)取指令單元內(nèi)部由9個(gè)功能部件組成:總線接口部件BIU、指令譯碼部件IDU、指令預(yù)取部件IPU、執(zhí)行部件EU、控制保護(hù)部件CU、段管理部件SU、頁管理部件PU、高速緩沖存儲器Cache及Cache管理部件CAU、浮點(diǎn)運(yùn)算部件FPU。教學(xué)進(jìn)程教學(xué)進(jìn)程首次實(shí)現(xiàn)了IntelNetBurst微體系結(jié)構(gòu)；流式SIMD（單指令多數(shù)據(jù)）擴(kuò)展2（SSE2）技術(shù)；