微機(jī)原理第五章

第五章存儲(chǔ)器系統(tǒng)

存儲(chǔ)器的分類

存儲(chǔ)器的工作原理

存儲(chǔ)器的擴(kuò)展§5-1存儲(chǔ)器概述一、存儲(chǔ)器的分類

1、按存儲(chǔ)介質(zhì)分類半導(dǎo)體存儲(chǔ)器、磁表面存儲(chǔ)器、光表面存儲(chǔ)器

2、按存儲(chǔ)器的讀寫功能分類只讀存儲(chǔ)器（ROM）、隨機(jī)存儲(chǔ)器(RAM）

3、按信息的可保存性分類非永久性記憶的存儲(chǔ)器、永久性記憶的存儲(chǔ)器

4、按在微機(jī)系統(tǒng)中的作用分類

主存儲(chǔ)器、輔助存儲(chǔ)器、高速緩沖存儲(chǔ)器半導(dǎo)體存儲(chǔ)器的分類（主存儲(chǔ)器）半導(dǎo)體存儲(chǔ)器EEPROMEPROMPROM掩膜式ROM動(dòng)態(tài)RAMDRAM靜態(tài)RAMSRAM可讀寫存儲(chǔ)器RAM只讀存儲(chǔ)器ROMVolatilememoryNon-Volatilememory二、存儲(chǔ)器的基本性能指標(biāo)

1、存儲(chǔ)容量（1）存儲(chǔ)容量=存儲(chǔ)器單元數(shù)×每單元二進(jìn)制位數(shù)（2）換算關(guān)系：

1KB=210B=1024B1MB=220B=1024KB1GB=230B=1024MB1TB=240B=1024GB2、存取速度（1）存取時(shí)間：?jiǎn)?dòng)一次存儲(chǔ)器操作到完成該操作所經(jīng)歷的時(shí)間。時(shí)間越小，存儲(chǔ)速度越快。如DRAM：100ns～200ns，SRAM：20ns～40ns。（2）存取周期：連續(xù)兩次獨(dú)立的存儲(chǔ)器操作所需要的最短的時(shí)間。一般情況下，存取周期略大于存取時(shí)間。

3、功耗：存儲(chǔ)器耗電的多少，同時(shí)反映了其發(fā)熱的程度。

4、可靠性：用平均故障間隔時(shí)間MTBF（MeanTimeBetweenFailures）來衡量。MTBF越長(zhǎng)，可靠性越高。

5、性價(jià)比：衡量存儲(chǔ)器經(jīng)濟(jì)性能好壞的綜合指標(biāo)。三、存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu)

1、存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu)是指把各種不同存儲(chǔ)容量、存取速度和價(jià)格的存儲(chǔ)器按層次結(jié)構(gòu)組成多層存儲(chǔ)器，并通過管理軟件和輔助硬件有機(jī)組合成統(tǒng)一的整體，使所存放的程序和數(shù)據(jù)按層次分布在各種存儲(chǔ)器中

2、常用的存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu)主要由高速緩沖存儲(chǔ)器Cache、主存儲(chǔ)器和輔助存儲(chǔ)器組成，如圖所示

3、解決CPU與主存儲(chǔ)器速度差所采取的措施（1）CPU內(nèi)部設(shè)置多個(gè)通用寄存器（2）采用多存儲(chǔ)模塊交叉存?。?）采用高速緩沖存儲(chǔ)器（Cache）

將當(dāng)前使用頻率較高的程序和數(shù)據(jù)通過一定的替換機(jī)制從主存調(diào)入到CACHE中，CPU在取指令或讀取操作數(shù)時(shí)，同時(shí)對(duì)CACHE和主存進(jìn)行訪問，如果CACHE命中，則終止對(duì)主存的訪問，直接從CACHE中將指令或數(shù)據(jù)送到CPU處理。由于CACHE的速度比主存快得多，因此，CACHE的使用大大提高了CPU讀取指令或數(shù)據(jù)的速度。所有這一切都是由操作系統(tǒng)完成的。四、存儲(chǔ)器系統(tǒng)（1）存儲(chǔ)體：由大量的基本存儲(chǔ)電路所組成。每個(gè)基本存儲(chǔ)電路存放一位二進(jìn)制信息，這些基本存儲(chǔ)電路的規(guī)則地組織起來（一般為矩陣結(jié)構(gòu)）就構(gòu)成了存儲(chǔ)體（存儲(chǔ)矩陣）。存儲(chǔ)單元：由N個(gè)基本存儲(chǔ)電路構(gòu)成。一次可并行存取N位二進(jìn)制代碼。存儲(chǔ)單元地址：為了便于信息的存取，給同一存儲(chǔ)體內(nèi)的每個(gè)存儲(chǔ)單元賦予一個(gè)惟一的編號(hào)，該編號(hào)就是存儲(chǔ)單元的地址。存儲(chǔ)容量：存儲(chǔ)單元數(shù)×并行存取位數(shù)，即2n×N。如1K×4位、2K×8位。（2）地址譯碼電路對(duì)CPU從地址總線發(fā)送來的N位地址信號(hào)進(jìn)行譯碼，可以惟一地選中片內(nèi)某一存儲(chǔ)單元。①單譯碼方式：只用一個(gè)譯碼電路對(duì)所有的地址信號(hào)進(jìn)行譯碼，譯碼輸出的選擇線直接選中對(duì)應(yīng)的單元。如1K×4位的存儲(chǔ)器，用10選1譯碼（很難實(shí)現(xiàn)），1024條線②雙譯碼方式：行和列譯碼10條地址線：行5條，列5條譯碼后分別為32條線。即利用64條線就可訪問1024個(gè)單元。（3）讀寫控制電路接收CPU發(fā)來的相關(guān)控制信號(hào)，以控制數(shù)據(jù)的輸入/輸出。三態(tài)數(shù)據(jù)緩沖器是數(shù)據(jù)輸入/輸出的通道，數(shù)據(jù)傳輸?shù)姆较蛉Q于控制邏輯對(duì)三態(tài)門的控制。主要有R/W、/CS等信號(hào)?！?-4存儲(chǔ)器與CPU的連接存儲(chǔ)器與CPU連接時(shí)應(yīng)考慮的問題

CPU總線的負(fù)載能力

CPU的時(shí)序和存儲(chǔ)器的存取速度之間的配合存儲(chǔ)器的地址分配和片選控制信號(hào)的連接一、存儲(chǔ)器的地址選擇1、地址譯碼器CPU對(duì)存儲(chǔ)器進(jìn)行讀寫時(shí)，首先要對(duì)存儲(chǔ)芯片進(jìn)行選擇(稱為片選)，然后從被選中的存儲(chǔ)芯片中選擇所要讀寫的存儲(chǔ)單元。片選是通過地址譯碼來實(shí)現(xiàn)的，74LS138是一種常用的譯碼器電路，其引腳和邏輯電路圖如圖所示。74LS138引腳和邏輯電路圖74LS138的功能表G1G2AG2BCBA譯碼器的輸出100000Y0=0，其余均為1100001Y1=0，其余均為1100010Y2=0，其余均為1100011Y3=0，其余均為1100100Y4=0，其余均為1100101Y5=0，其余均為1100110Y6=0，其余均為1100111Y7=0，其余均為12、地址譯碼的三種方式(1)全譯碼方式全譯碼方式就是除了將地址總線的低位地址直接連至各存儲(chǔ)芯片的地址線外，將所有余下的高位地址全部用于譯碼，譯碼輸出作為各存儲(chǔ)芯片的片選信號(hào)。采用全譯碼方式的優(yōu)點(diǎn)是存儲(chǔ)器中每一存儲(chǔ)單元都有唯一確定的地址。缺點(diǎn)是譯碼電路比較復(fù)雜(相對(duì)于部分譯碼)。一個(gè)采用全譯碼方式實(shí)現(xiàn)片選控制的RAM子系統(tǒng)如下圖所示。采用全譯碼方式實(shí)現(xiàn)片選控制的RAM子系統(tǒng)2134各存儲(chǔ)芯片的地址范圍芯片高位地址低位地址地址范圍A19A18A17A16A15A14A13A12A11A10A9A8···A01111110000000···0F8000H～F87FFH(2KB)111110000111···12111110001000···0F8800H～F8FFFH(2KB)111110001111···13111110010000···0F9000H～F97FFH(2KB)111110010111···14111110011000···0F9800H～F9FFFH(2KB)111110011111···1這種片選控制方式可以提供對(duì)整個(gè)存儲(chǔ)空間的尋址能力，即使不需要使用全部地址空間也可采用全譯碼方式，多余的譯碼輸出(如圖中的Y4～Y7)暫時(shí)不用，可留作需要時(shí)擴(kuò)充。(2)部分譯碼方式所謂部分譯碼方式就是只選用地址總線高位地址的一部分(而不是全部)進(jìn)行譯碼，以產(chǎn)生各個(gè)存儲(chǔ)器芯片的片選信號(hào)。

例如在前面圖所示的片選譯碼電路中，假設(shè)高位地址A19不參加譯碼，把譯碼器74LS138的G1端接+5V，則A19無論是“0”還是“1”，只要A18～A11＝11110000，均能使74LS138的Y0輸出有效(為低電平)，從而選中存儲(chǔ)芯片1。這樣，存儲(chǔ)芯片1的地址范圍就是78000H～787FFH(當(dāng)A19＝0時(shí))或F8000H～F87FFH(當(dāng)A19＝1時(shí))，即出現(xiàn)了一個(gè)存儲(chǔ)單元可以由兩個(gè)地址碼來選中的現(xiàn)象(其他存儲(chǔ)芯片的情況與此相同)。我們稱這種一個(gè)存儲(chǔ)單元有多個(gè)地址與其對(duì)應(yīng)的現(xiàn)象為“地址重疊”。上述是假設(shè)A19一位地址不參加譯碼，則一個(gè)存儲(chǔ)單元有兩個(gè)地址與其對(duì)應(yīng)。顯然，如果有n位地址不參加譯碼，則一個(gè)存儲(chǔ)單元將有2n個(gè)地址與其對(duì)應(yīng)。它的優(yōu)點(diǎn)是片選譯碼電路比較簡(jiǎn)單，缺點(diǎn)是存儲(chǔ)空間中存在地址重疊區(qū)，使用時(shí)應(yīng)予以注意。

(3)線選方式

線選方式就是將地址總線的高位地址不經(jīng)過譯碼，直接將它們作為片選信號(hào)接至各存儲(chǔ)芯片的片選輸入端，即采用線選方式，根本不需要使用片選譯碼器。下圖給出了一個(gè)采用線選方式實(shí)現(xiàn)片選控制的示例原理圖。線選方式實(shí)現(xiàn)片選控制示例Ⅱ___CSⅠ___CSA17～A0(片內(nèi)地址)A19A18地址總線必須注意的是：A19和A18不能同時(shí)為0，否則，將會(huì)同時(shí)選中兩個(gè)存儲(chǔ)芯片，造成訪問存儲(chǔ)器操作錯(cuò)誤。即在采用線選方式的存儲(chǔ)系統(tǒng)中，軟件上必須保證在存儲(chǔ)器尋址時(shí)片選線中只能有一位有效(例如定義為邏輯“0”)，而不允許多于一位的片選線同時(shí)有效。否則，將導(dǎo)致存儲(chǔ)器操作的差錯(cuò)。線選方式的地址空間分布

A19A18A17

～A0000～0101～1100～0011～1110～0001～1010～0111～1不能使用（256K）存儲(chǔ)芯片I地址空間(256K)存儲(chǔ)芯片II地址空間(256K)不能使用（256K）線選方式的突出優(yōu)點(diǎn)是無須使用片選譯碼器；缺點(diǎn)是存儲(chǔ)地址空間被分成了相互隔離的區(qū)段，造成地址空間的不連續(xù)(片選線多于一位為“0”以及片選線為全“1”的地址空間不能使用)，給編程帶來不便。另外，在采用線選方式時(shí)，如果某些地址線閑置不用(既不用作片內(nèi)地址，也不用作片選線)，則在地址空間中還會(huì)存在地址重疊現(xiàn)象。線選方式通常適用于存儲(chǔ)容量較小且不要求存儲(chǔ)容量擴(kuò)充的小系統(tǒng)中。課堂練習(xí)用4K×8的芯片構(gòu)成16K×8的存儲(chǔ)系統(tǒng)，設(shè)地址總線為16位，可用74LS138譯碼器，分別使用（1）線性選擇（2）全譯碼（3）部分譯碼連接，畫出連接圖，寫出各芯片地址范圍。（地址線，數(shù)據(jù)線，片選信號(hào)）二、存儲(chǔ)器與8086CPU的連接1、與控制總線的連接最小模式：M/IO、RD、WR2、與數(shù)據(jù)總線的連接

8086有數(shù)據(jù)總線16根，其中D15～D8接高位地址，D7～D0接低位地址。用A0選擇低位體，BHE選擇高位體。存儲(chǔ)器與8086的連接FFFFEHFFFFCH···(偶體)00002H00000HFFFFFHFFFFDH···(奇體)00003H00001H地址鎖存器數(shù)據(jù)總線收發(fā)器8086A0～A19___BHED0～D15A0A1～A19___BHE數(shù)據(jù)總線(16位)D0～D7D8～D15地址總線1、位擴(kuò)展法采用這種方法構(gòu)成存儲(chǔ)器時(shí)，各存儲(chǔ)芯片連接的地址信號(hào)、控制信號(hào)是相同的，而數(shù)據(jù)線則分別連接到數(shù)據(jù)總線的相應(yīng)位上。例如：4K×1位的存儲(chǔ)芯片連接擴(kuò)展成4K×8位(4KB)存儲(chǔ)器三、存儲(chǔ)器擴(kuò)展用位擴(kuò)展法擴(kuò)展存儲(chǔ)器存儲(chǔ)器工作時(shí)，各芯片同時(shí)進(jìn)行相同的操作。在這種方式中，對(duì)存儲(chǔ)芯片實(shí)際上沒有選片的要求，只進(jìn)行數(shù)據(jù)位數(shù)的擴(kuò)展，而整個(gè)存儲(chǔ)器的字?jǐn)?shù)(存儲(chǔ)單元數(shù))與單個(gè)存儲(chǔ)芯片的字?jǐn)?shù)是相同的(如本例中兩者均為4K)。。2、字?jǐn)U展法利用這種方法進(jìn)行存儲(chǔ)器擴(kuò)展時(shí)，只在字的方向上進(jìn)行擴(kuò)充，而存儲(chǔ)器的位數(shù)不變。整個(gè)存儲(chǔ)器的位數(shù)等于單個(gè)存儲(chǔ)芯片的位數(shù)。例如：將8片2K×8位的存儲(chǔ)芯片連接擴(kuò)展成容量為16K×8位的存儲(chǔ)器用字?jǐn)U展法擴(kuò)展存儲(chǔ)器2Kx8CSWE2Kx8CSWE2Kx8CSWED0D1D7A0～A13WEA11～A13D0D1D7D0D1D7D0D1D7Y0Y73-8譯碼器A0～A10這種方法將存儲(chǔ)器的地址分成兩部分，一部分(低位地址部分)接到各存儲(chǔ)芯片作為芯片的片內(nèi)地址，一部分(高位地址部分)經(jīng)過片選譯碼器譯碼后送到各存儲(chǔ)芯片的片選輸入端；各存儲(chǔ)芯片的數(shù)據(jù)線中的對(duì)應(yīng)位連接在一起。3、字位擴(kuò)展法采用字位擴(kuò)展法，就是既在位方向上進(jìn)行擴(kuò)展，又在字方向上進(jìn)行擴(kuò)展。例如：2K×1位的存儲(chǔ)芯片構(gòu)成16K×8位的存儲(chǔ)器。先用8片2K×1位的存儲(chǔ)芯片構(gòu)成2K×8位的存儲(chǔ)組(位擴(kuò)展)，再用8個(gè)這樣的存儲(chǔ)組構(gòu)成16K×8位的存儲(chǔ)器(字?jǐn)U展)，整個(gè)存儲(chǔ)器共計(jì)用了64片2K×1位的存儲(chǔ)芯片。用字位擴(kuò)展法擴(kuò)展存儲(chǔ)器課堂練習(xí)1.用1024×1位的芯片構(gòu)成16K×8的存儲(chǔ)系統(tǒng)，要多少片芯片？在地址線中有多少位參與片內(nèi)地址？至少多少位組合成片選信號(hào)？2.利用Intel2114(1K×4位)芯片組成容量為64KB的存儲(chǔ)模塊，需要多少塊芯片？片內(nèi)地址線要多少根？系統(tǒng)至少需要多少根地址線組合成片選信號(hào)？3.CPU與存儲(chǔ)器連接地址選擇有哪些方式？各有什么優(yōu)缺點(diǎn)？四、存儲(chǔ)器接口分析與設(shè)計(jì)舉例

存儲(chǔ)器接口分析：是指對(duì)于給定的現(xiàn)成存儲(chǔ)器接口電路，正確指出存儲(chǔ)器的存儲(chǔ)容量以及構(gòu)成該存儲(chǔ)器的各個(gè)存儲(chǔ)芯片的地址范圍；存儲(chǔ)器接口設(shè)計(jì)：則是指根據(jù)給定的存儲(chǔ)芯片及存儲(chǔ)容量和地址范圍的要求，具體構(gòu)成(設(shè)計(jì))所要求的存儲(chǔ)器子系統(tǒng)。顯然，它是存儲(chǔ)器接口分析的相反的過程。例（存儲(chǔ)器接口分析）：已知一個(gè)存儲(chǔ)器子系統(tǒng)如下圖所示，試指出其中RAM和EPROM的存儲(chǔ)容量以及各自的地址范圍。A19A18A17A16A15A14A13A12A11A10A9A8A7…A1A0地址

11111001

0000000F9000H11111001

0111111F97FFH11111001

1000000F9800H11111001

1111111F9FFFH111111010

000000FD000H111111011111111FDFFFH所以，RAM的存儲(chǔ)容量為2KB，地址范圍為F9000H～F97FFH或F9800H～F9FFFH。由于A11未參與RAM的地址譯碼，所以RAM存儲(chǔ)區(qū)存在“地址重疊”現(xiàn)象，一個(gè)RAM單元對(duì)應(yīng)2個(gè)地址。EPROM的存儲(chǔ)容量為4KB，地址范圍為FD000H～FDFFFH。例2：存儲(chǔ)器接口設(shè)計(jì)利用EPROM2732(4K×8位)、SRAM6116(2K×8位)及譯碼器74LS138設(shè)計(jì)一個(gè)存儲(chǔ)容量為16KBROM和8KBRAM的存儲(chǔ)子系統(tǒng)。要求：ROM的地址范圍為F8000H～FBFFFHRAM的地址范圍為FC000H～FDFFFH。系統(tǒng)地址總線20位(A0～A19)，數(shù)據(jù)總線8位(D0～D7)，控制信號(hào)為RD、WR、M/IO。分析：所需存儲(chǔ)芯片數(shù)及地址信號(hào)線的分配16KBROM需用4片2732構(gòu)成，8KBRAM需用4片6116構(gòu)成。2732容量為4K×8位：用12條地址線作片內(nèi)地址(A0～A11)，用8條地址線作片外地址(A12～A19)