數(shù)字電子技術(shù)經(jīng)典教程門電路

數(shù)字電子技術(shù)經(jīng)典教程門電路第一頁，共三十七頁，2022年，8月28日與非門的邏輯功能：輸入有“0”，輸出為“1”輸入全為“1”，輸出才為“0”F1=AB或非門的邏輯功能：輸入有“1”，輸出為“0”輸入全為“0”，輸出才為“1”F2=A+B問題的提出第二頁，共三十七頁，2022年，8月28日？內(nèi)部電路是什么樣的，如何實現(xiàn)相應(yīng)的邏輯功能？內(nèi)部電路不同，邏輯功能相同，如何正確使用？？異或門的邏輯功能：輸入相同，輸出為“0”輸入不同，輸出為“1”ABF=1F=AB問題的提出第三頁，共三十七頁，2022年，8月28日本章的教學(xué)目標(biāo)■理解CMOS門電路結(jié)構(gòu)與工作原理■掌握CMOS門電路外特性，正確使用CMOS門電路■理解TTL門電路結(jié)構(gòu)與工作原理■掌握TTL門電路外特性，正確使用TTL門電路第四頁，共三十七頁，2022年，8月28日門電路的分類集成邏輯門雙極型集成邏輯門MOS集成邏輯門按制造工藝分PMOSNMOSCMOS按集成度分SSI（＜

10個等效門）MSI（＜100個等效門）LSI（＜104個等效門）VLSI（＞104個以上等效門）TTL、ECLI2L、HTL第五頁，共三十七頁，2022年，8月28日§2.1CMOS門電路MOS管的開關(guān)特性CMOS反相器CMOS與非門和或非門CMOS門電路的電氣特性CMOS傳輸門改進型CMOS門電路第六頁，共三十七頁，2022年，8月28日MOS管的開關(guān)特性

MOS管又稱為絕緣柵型場效應(yīng)三極管（Metal-Oxide-SemiconductorFieldEffectTransisteor,MOSFET）MOS管分為N溝道MOS管（NMOS）和P溝道MOS管（PMOS），它們的工作原理基本相同。第七頁，共三十七頁，2022年，8月28日

取一塊P型半導(dǎo)體作為襯底，用B表示。

用氧化工藝生成一層SiO2薄膜絕緣層。

用光刻工藝腐蝕出兩個孔。

擴散兩個高摻雜的N型區(qū)。從而形成兩個PN結(jié)。（綠色部分）

從N型區(qū)引出電極，一個是漏極D，一個是源極S。

在源極和漏極之間的絕緣層上鍍一層金屬鋁作為柵極G。NMOS管的結(jié)構(gòu)和符號第八頁，共三十七頁，2022年，8月28日

1．vDS=0，vGS＞0

vGS＞0將在絕緣層產(chǎn)生電場，該電場將SiO2絕緣層下方的空穴推走，同時將襯底的電子吸引到下方，形成導(dǎo)電溝道。反型層產(chǎn)生有漏極電流ID。這說明vGS對ID的控制作用。MOS管的工作原理

2．vDS＞0，vGS＞0思考：何謂反型層？何謂開啟電壓？第九頁，共三十七頁，2022年，8月28日NMOS管和PMOS管的通斷條件NMOS當(dāng)vGS＞VTN時導(dǎo)通當(dāng)vGS＜VTN時截止PMOS當(dāng)∣vGS∣＞VTP時導(dǎo)通

當(dāng)∣vGS∣＜VTP時截止

第十頁，共三十七頁，2022年，8月28日

（1）當(dāng)vGS=0時，rds可達到106Ω。當(dāng)vGS增加時，rds減小，最小可達到10Ω左右，因此，MOS管可看成由電壓控制的電阻。（2）MOS管的門極有非常高的輸入阻抗。MOS管的電路模型第十一頁，共三十七頁，2022年，8月28日CMOS反相器的電路結(jié)構(gòu)CMOS反相器漏極相連做輸出端PMOSNMOS柵極相連做輸入端第十二頁，共三十七頁，2022年，8月28日CMOS非門的工作原理CMOS反相器如果將0V定義為0，邏輯VDD定義為邏輯1，將實現(xiàn)邏輯“非”功能。1.當(dāng)vI=0V時，vGSN=0V，VTN截止，∣vGSP∣=VDD，VTP導(dǎo)通，vO≈VDD，門電路輸出輸出高電平；2.當(dāng)vI=VDD時，VGSN=VDD，VTN導(dǎo)通，∣VGSP∣=0V，VTP截止，vO≈0V，門電路輸出低電平。第十三頁，共三十七頁，2022年，8月28日CMOS與非門CMOS或非門和與非門00通通止止1第十四頁，共三十七頁，2022年，8月28日CMOS或非門和與非門止止100通通CMOS二輸入或非門第十五頁，共三十七頁，2022年，8月28日思考題CMOS門電路結(jié)構(gòu)上有什么特點？如何分析CMOS門電路的邏輯功能？第十六頁，共三十七頁，2022年，8月28日1．電壓傳輸特性用來描述輸入電壓和輸出電壓關(guān)系的曲線，就稱為門電路的電壓傳輸特性。

V2vIvOV11CMOS門電路的電氣特性測量電路vI/V5.03.51.5AB5.00CDvO/V第十七頁，共三十七頁，2022年，8月28日AB段：vI≤1.5V，VTN截止，VTP導(dǎo)通，輸出電壓vO≈VDD

CD段：vI≥3.5V，VTN導(dǎo)通，VTP截止，輸出電壓vO≈0V

BC段：1.5V≤vI≤3.5V，VTP、VTN均導(dǎo)通。當(dāng)vI=VDD／2時，VTP和VTN

導(dǎo)通程度相當(dāng)。CMOS門電路的電氣特性vI/V5.03.51.5AB5.00CDvO/V第十八頁，共三十七頁，2022年，8月28日AB段：VTN管截止，電阻非常大，所以流過VTN和VTP管的漏極電流幾乎為0。

CD段：VTP管截止，電阻非常大，所以流過VTN和VTP管的漏極電流也幾乎為0。

BC段：兩個管均導(dǎo)通，電阻很小，所以流過VTN和VTP管的漏極電流也很大。

CMOS門電路的電氣特性動態(tài)尖峰電流

第十九頁，共三十七頁，2022年，8月28日CD4000系列門電路的極限參數(shù)（VDD=5V）◆輸出高電平電壓VOH，VOH（min）=VDD-0.1V◆

輸出低電平電壓VOL

，VOL（max）=0.1V◆

輸入高電平電壓VIH，VIH（min）=70%VDD◆

輸入低電平電壓VIL，VIL（max）=30%VDD◆

閾值電壓VTH=1/2VDDCMOS門電路的電氣特性第二十頁，共三十七頁，2022年，8月28日噪聲容限

低電平噪聲容限高電平噪聲容限CMOS門電路的電氣特性VNL=VIL（max）－VOL（max）VNH=VOH（min）－VIH（min）G111G2VOL（max）VIH（min）VOH（min）VIL（max）第二十一頁，共三十七頁，2022年，8月28日VNL=VIL（max）－VOL（max）=1.5V－0.1V=1.4V

CMOS門電路的電氣特性例：某集成電路芯片，查手冊知其最大輸出低電平VOL（max）=0.1V，最大輸入低電平VIL（max）=1.5V，最小輸出高電平VOH（max）=4.9V，最小輸入高電平VIH（max）=3.5V，則其低電平噪聲容限VNL=

。（1）2.0V（2）1.4V（3）1.6V（4）1.2V

第二十二頁，共三十七頁，2022年，8月28日2.靜態(tài)輸入特性

CMOS門電路的輸入阻抗非常大。

優(yōu)點：幾乎不吸收電流。一般來說，高電平輸入電流IIH≤1μA，低電平輸入電流IIL≤1μA。

缺點：容易接收干擾甚至損壞門電路。

措施：輸入級一般都加了保護電路。

CMOS門電路的電氣特性第二十三頁，共三十七頁，2022年，8月28日3.靜態(tài)輸出特性當(dāng)門電路輸出低電平時

結(jié)論：灌電流（sinkingcurrent）負(fù)載提高了低電平輸出電壓VOL。

IOL：參數(shù)由廠商提供，對于CD4011，當(dāng)VDD=5V，VO=0.4V時，IOL（min）=0.44mACMOS門電路的電氣特性第二十四頁，共三十七頁，2022年，8月28日

當(dāng)門電路輸出高電平時

結(jié)論：拉電流（sourcingcurrent）負(fù)載降低了高電平輸出電壓VOH。

CMOS門電路的電氣特性IOH：參數(shù)由廠商提供，對于CD4011，當(dāng)VDD=5V，VO=4.6V時，IOHmin=0.44mA第二十五頁，共三十七頁，2022年，8月28日

扇出系數(shù)

CMOS門電路的電氣特性低電平時扇出系數(shù)：高電平時扇出系數(shù)：第二十六頁，共三十七頁，2022年，8月28日傳輸延遲時間（PopagationDelay）

平均傳輸延遲時間

CMOS門電路的電氣特性tPHLtPLHvIvO4.動態(tài)特性

第二十七頁，共三十七頁，2022年，8月28日動態(tài)功耗

CMOS門電路的靜態(tài)功耗非常低。CMOS門電路的電氣特性（1）由負(fù)載電容產(chǎn)生的動態(tài)功耗第二十八頁，共三十七頁，2022年，8月28日動態(tài)功耗

CMOS門電路的電氣特性（2）由動態(tài)尖峰電流產(chǎn)生的瞬時動態(tài)功耗（3）總的動態(tài)功耗第二十九頁，共三十七頁，2022年，8月28日CMOS電路的特點1.功耗?。篊MOS門工作時，總是一管導(dǎo)通另一管截止，因而幾乎不由電源吸取電流其功耗極小；2.CMOS集成電路功耗低內(nèi)部發(fā)熱量小，集成度可大大提高；3.抗幅射能力強，MOS管是多數(shù)載流子工作，射線輻射對多數(shù)載流子濃度影響不大；4.電壓范圍寬：CMOS門電路輸出高電平VOH≈VDD，低電平VOL≈0V；5.輸出驅(qū)動電流比較大：扇出能力較大，一般可以大于50；6.在使用和存放時應(yīng)注意靜電屏蔽，焊接時電烙鐵應(yīng)接地良好。第三十頁，共三十七頁，2022年，8月28日電路結(jié)構(gòu)和工作原理：當(dāng)C為低電平時，VTN、VTP截止，傳輸門斷開；

當(dāng)C為高電平時，VTN、VTP中至少有一只管子導(dǎo)通，使vO=vI，傳輸門接通。

傳輸門相當(dāng)于一個理想的開關(guān)，且是一個雙向開關(guān)。CMOS傳輸門第三十一頁，共三十七頁，2022年，8月28日（1）構(gòu)成組合邏輯電路CMOS傳輸門當(dāng)S=0時，Z=X；當(dāng)S=1時，Z=Y。為2選1數(shù)據(jù)選擇器。

傳輸門的應(yīng)用：第三十二頁，共三十七頁，2022年，8月28日（2）構(gòu)成模擬開關(guān)CMOS傳輸門控制模擬信號傳輸?shù)囊环N電子開關(guān)，通與斷是由數(shù)字信號控制的。第三十三頁，共三十七頁，2022年，8月28日改進型CMOS門電路CMOS門電路幾種常見系列：（1）CD4000系列：基本系列，速度較慢（2）74HC系列：速度比CD4000系列提高近10倍（3）74HCT系列：與LSTTL門電路兼容（4）LVC系列：低電壓系列（5）BiCMOS系列第三十四頁，共三十七頁，2022年，8月28日改進型CMOS門電路BiCMOS反相器當(dāng)vI輸入高電平時，VTN1、VTN2和VT2導(dǎo)通，VTP、VTN3和VT1截止，vO輸出低電平。

當(dāng)vI輸入低電平時，VTP1、VTN3和VT1導(dǎo)通，VTN1、VTN2和VT2截止，vO輸出高電平。輸入和輸出實現(xiàn)非邏輯。

第三十五頁，共三十七頁，2022年，8月28日改進型CMOS門電路BiCMOS門電路的結(jié)構(gòu)特點（1）BiCMOS門的輸出電路總是由兩個NPN晶體管組成推拉式結(jié)構(gòu)。（2）連接上方（射隨輸出）晶體管基極的內(nèi)部電路總是該門電路的基本功能電路部分。（3）下方（反相輸出）晶體管基極上的信號總是上方晶體管基極信號的反。第三十六頁，共三十七頁，2022年，8月28日BiCMOS是繼CMOS后的新一代高性能VLSI工藝。CMOS以低功耗、高密度成為80年VLSI的主流工藝。隨著尺寸的逐步縮小，電路性能不斷得到提高，但