報告-第十五不可預(yù)測的應(yīng)用瓶頸

計算機架構(gòu)學(xué)Lecture31:PredictableSharedResourceSlowdown

PredictabilityinthePresenceofMemoryBandwidthSlowdown

Slowdown

RequestService

RequestServiceRateRSRAlone能夠通過在控制器內(nèi)給予應(yīng)用程序最高優(yōu)先級（最小干慢Slowdown

RequestServiceRateAlone(RSRAlone)RequestServiceRateShared

(1-)

RSRShared和αRSRShared

Number

MemoryPhaseFractionα)cycles；記錄因為內(nèi)存而需要的停留周期數(shù)（Computefractionofcyclesstalledformemory）RSRAlone：把每個區(qū)間劃分為更短的周期；在每個周期的開RSRAlone

NumberofRequestsDuringHighPriorityNumberofCyclesApplication

評估RSRAlone時出現(xiàn)的確性解決方法：從ARSRARSR

NumberofRequestsDuringHighPriorityNumberofCyclesApplicationGivenHighPriority-InterferenceMISE模型：PuttingitAllSTFM(StallTimeFairMemory)FST(FairnessviaSourceThrottling)Slowdown

StallTimeMISESTFM的優(yōu)點：STFM在一個應(yīng)用程序接受到干擾的同MISE則是在應(yīng)用處于最高優(yōu)先級的時候評估它的單獨運行時候的表現(xiàn)。STFM沒有考慮到無界限應(yīng)用計算階段；MISE則將其考慮到了，這大大提高了準(zhǔn)確性。目標(biāo)：確保QoS-critical的應(yīng)用能夠在性能損耗的允許范圍內(nèi)；讓其他應(yīng)QoS-critical程序分配足夠大帶寬；把剩余的帶寬分配給其EffectivenessofMISEinEnforcing關(guān)鍵貢獻(xiàn)：MISE是一種非常準(zhǔn)確的性能降低的預(yù)估模型；MISE的平均錯誤8.2%SharedCache請求服務(wù)和速率緊密相關(guān)，可以通過高速緩存的速率來估算Cache和性RealSystemStudies（高速緩存的速率VS性能的降低輔助標(biāo) AloneCacheAccessRateof

#Requests

#

Cycles

#InterferenceCycles

CacheContentionCyclesContention

Slowdown

ExecutionTimeExecutionTimeLeveragingSlowdownEstimatesforPerformanceOptimization（利用性能降低預(yù)估來優(yōu)化ExtendASMtoestimateslowdownforallpossiblecacheway

jApplication’srequestsaregivenhighestpriorityatthememorycontrollerforitsCoordinatedResourceAllocationASM-CacheCacheDriveASM-MemwithslowdownsfromASM-Cache速率是性能的體現(xiàn)Lecture32HeterogeneousSystems（異構(gòu)系統(tǒng)(WhyAsymmetryinRemember混合系Throughputvs.Fairness（吞吐量和公平性AchievingtheBestofBothWorlds（能夠同時達(dá)到吞吐量的最大化以及最公密集型的線程的能力也大不相同，這將會影響不均勻性通不均勻性：多一些工作負(fù)載和度量進(jìn)行優(yōu)化設(shè)計并把他們起來ThreeKeyProblemsinFuture數(shù)據(jù)和移動會限制性能和效率Multi-CoreManyCoreson在上更加的具有很大的擴展并行DemandsinDifferentCodeSections（在不同代碼段的需求“Large”vs.“Small”元；cache；依賴探測；大核的能量效率較低；2；比較淺的流水線；簡單的分支預(yù)測器；功能Performancevs.CanwegetthebestofbothAsymmetricChipMultiprocessorACMPPerformancevs.Amdahl’sLawAcceleratedCriticalContentionforCriticalSections（主干路徑上的競爭思想：在不均勻的多核架構(gòu)中，HW/SW把關(guān)鍵區(qū)域轉(zhuǎn)移到一個大核強有力的核（1）FalseACSSharedlockslockFewerparallelthreadsvs.acceleratedcriticalOverheadofCSCALL/CSDONEvs.betterlock通過保證caches在大核里面，ACS可以避免-Morecachemissesforprivatedatavs.fewermissesforsharedCachemissesreduceifshareddata>privateACSComparisonACSACSSCMP34%；和ACMP12個工作負(fù)載中，ACSLecture33:InterconnectionWhereIsInterconnect高速緩存和高速緩存之間；I/O設(shè)備之間；WhyIsItInterconnectionNetwork靜態(tài)orNOmegaPackets“hop”fromroutertorouter,pendingavailabilityofthenext-requiredswitchandAside:Circuitvs.PacketSwitchingvs.DeltaOmegaSSSSMPMPMP每個節(jié)點確切的說都連接了其他兩個節(jié)點這些節(jié)點形成了續(xù)的路徑MPMPMPBisectionbandwidthUnidirectionalBidirectional輸入的規(guī)則可能會稍微的復(fù)雜點（需要選擇一個ringHierarchicalO(N)很容易在上實RootFatTreesCM-5Fat4*2RandomizedroutingonthewayN2D3DCaltechCosmic64兩個packets同時想使用接的話，whatcanwedo？緩沖or丟棄or偏向在網(wǎng)絡(luò)中，packet是不會存在緩沖的，當(dāng)兩個packets為了接競爭時，deflected（偏離，轉(zhuǎn)向）確定的：對acommunicatingsource-destinationpairMinimalornon-minimalDeterministicFirsttraversedimensionX,thentraversedimensionE